Klassik məşqdə üç SPST açarı bir işığı idarə edir və istənilən bir açarın çıxışı dəyişməsi tələb olunur; bu, üç girişli eksklüziv VƏ YA (tək paritet) məntiqinə gətirib çıxarır. İki girişli XOR çarpaz XIC/XIO qollarının tanış nümunəsidir. Bu nümunəni üçüncü paralel qolla genişləndirmək düzgün ümumiləşdirmə deyil: bu, cüt-cüt XOR-ların cəmini reallaşdırır və spesifikasiyada yalnız tək paritet tələb olunduğu halda, hər üç açar qapalı olduqda işığı yandırır. Qəbul edilən həll A⊕B-ni saxlayan daxili rele bitindən, sonra isə (A⊕B)⊕C-ni hesablayan ikinci mərhələdən istifadə etməkdir.

Üç sabit giriş üzrə tək paritet XOR-dur, üçqollu inklüziv struktur deyil.

Həqiqət cədvəli (1 = qapalı)

İki girişli əsas nümunə

|--[S1 XIC]-+-[S2 XIO]-+
|           |          +--( Light )--|
|--[S1 XIO]-[S2 XIC]---+             |

LogixPro/RSLogix 500 simulyatorlarında I:1/0, I:1/1 → O:2/0 xəritələndirməsini (və ya Logix Designer-də BOOL teqlərini) qurun. S3-ü əlavə etməzdən əvvəl dörd sətri yoxlayın.

Üçüncü paralel qol niyə uğursuz olur

Y = (S1⊕S2) ∨ (S1⊕S3) ∨ (S2⊕S3) ifadəsi hər cütün fərqli olması səbəbilə hər üç açarın qapalı olduğu sətirdə doğru qiymət alır. Tələbələr bu simptomu iki açar bağlandıqdan sonra işığın “yanılı qalması” kimi təsvir edirlər. Bu, XOR deyil, inklüziv cüt-cüt davranışdır.

XOR-u B3:0/0 bitindən (və ya BOOL teqindən) istifadə edərək kaskad şəklində qurun — cüt-cüt mərhələləri paralel şəkildə OR etməyin.

Daxili bit tətbiqi

2-ci rung — S1 XOR S2 -> B3:0/0
|--[I:1/0 XIC]-+-[I:1/1 XIO]-+
|              |             +--( B3:0/0 )--|
|--[I:1/0 XIO]-[I:1/1 XIC]---+              |

3-cü rung — B3:0/0 XOR S3 -> O:2/0
|--[B3:0/0 XIC]-+-[I:1/2 XIO]-+
|               |             +--( O:2/0 )--|
|--[B3:0/0 XIO]-[I:1/2 XIC]---+             |

XOR assosiativ olduğuna görə açarların sırası əhəmiyyət daşımır. Logix Designer-də eyni tənliklər belə olur: XOR_Mid := S1 XOR S2; Light := XOR_Mid XOR S3; strukturlaşdırılmış mətn üçün və ya BOOL teqlərində eyni kontakt nümunələrindən istifadə edin. Aralıq bit bir rung-da yazılır və eyni skan daxilində növbəti rung-da oxunur; bu, bu nümunə üçün məqsədli və sabit davranışdır.

LogixPro / RSLogix 500-də prosedur

1. Simulyatorda diskret giriş və çıxış modullarını təsdiqləyin (standart I:1 / O:2 xəritələndirməsi)
2. B3 binar faylının ehtiyat bitlərlə mövcud olduğunu yoxlayın və ya Logix Designer-də XOR_Mid adlı BOOL teqi yaradın
3. S1 və S2-dən çarpaz XIC/XIO kontaktlarından istifadə edərək B3:0/0 bitini idarə edən 2-ci rung-u qurun
4. B3:0/0 və S3-dən O:2/0-ı idarə edən 3-cü rung-u eyni çarpaz nümunə ilə qurun
5. Proqramı yükləyin, prosessoru RUN rejiminə keçirin və həqiqət cədvəlini yoxlamazdan əvvəl bütün forcе-ları təmizləyin
6. Naqillərin düzgünlüyünü təsdiqləmək üçün hər giriş LED-inə və çıxış lampasına bir dəfə qısa müddətlik force tətbiq edin, sonra forcе-ları təmizləyin

Ünvan planı və alternativlər

İstəyə görə diaqnostika üçün hər iki aralıq dəyəri saxlayın: B3:0/0 = S1 XOR S2 və B3:0/1 = mid XOR S3; sonra lampanı B3:0/1-dən idarə edin ki, onlayn monitorlar zənciri hər iki mərhələdə ayıra bilsin. Söz səviyyəli XOR təlimatları paritet yoxlaması üçün çoxsaylı girişləri paketləyə bilər, lakin üç açar üçün tədris nümunəsini gizlədir. “Hər hansı iki giriş true deyil” ifadəsini kontaktlar meşəsi ilə göstərməyə çalışan De Morgan açılımlarından qaçın — daxili bit kaskadı həm təlim stendlərində, həm də istehsalat rejimi seçicilərində saxlanması ən asan formadır.

Təsdiqdən əvvəl bütün səkkiz paritet sətrini yoxlayın

1. Forces təmizlənmiş halda həqiqət cədvəlinin bütün səkkiz sətrini yoxlayın
2. Üç qapalı açarın lampanı yandırdığını təsdiqləyin (tək paritet)
3. Hər açarı ayrı-ayrılıqda dəyişdirin və çıxışın dəyişdiyini təsdiqləyin
4. İki girişlə lampa yanılı vəziyyətdə qalırsa, hələ də cüt-cüt OR məntiqiniz var
5. İstəyə görə: real maşınlarda debansdan sonra iki sabit rejim açarı true oxunarsa, siqnal yaradın
6. Növbəti redaktor üçün rung şərhlərində (A XOR B) XOR C Boolean eyniliyini sənədləşdirin

Anonim bitlər əvəzinə aralıq dəyişənləri funksiyasına uyğun adlandırın (XOR_Mid, ModeParity ki, növbəti düzəliş oxunaqlı qalsın. Eyni intizamı PLC və PAC sistemləri üzrə standartlaşdırılmış bütün sistemlərdə tətbiq edin.