Класическото упражнение — три еднополюсни еднопозиционни превключвателя управляват една светлина така, че всеки отделен превключвател да сменя състоянието на изхода — се свежда до три-входов изключващ OR (нечетна четност). XOR с два входа е позната схема от кръстосани XIC/XIO клонове. Добавянето на трети паралелен клон не обобщава този модел: то реализира сума от XOR операции по двойки, която включва светлината при три затворени превключвателя, когато спецификацията изисква само нечетна четност. Приетото решение е вътрешен релеен бит, който съхранява A⊕B, последван от втори етап, изчисляващ (A⊕B)⊕C.

Нечетната четност при три поддържани входа е XOR, а не структура с три включващи OR клона.

Таблица на истинност (1 = затворен)

Базов вариант с два входа

|--[S1 XIC]-+-[S2 XIO]-+
|           |          +--( Light )--|
|--[S1 XIO]-[S2 XIC]---+             |

Свържете I:1/0, I:1/1 → O:2/0 в симулаторите LogixPro/RSLogix 500 (или чрез BOOL тагове в Logix Designer). Проверете четирите реда, преди да добавите S3.

Защо третият паралелен клон не работи

Y = (S1⊕S2) ∨ (S1⊕S3) ∨ (S2⊕S3) става истина при реда с трите затворени превключвателя, защото всяка двойка се различава. Учениците описват симптома като светлина, която „остава включена“, след като два превключвателя се затворят. Това е поведение с включващо OR по двойки, а не XOR.

Каскадирайте XOR чрез B3:0/0 (или BOOL таг)—не свързвайте етапите на двойките паралелно чрез OR.

Реализация с вътрешен бит

Стъпало 2 — S1 XOR S2 -> B3:0/0
|--[I:1/0 XIC]-+-[I:1/1 XIO]-+
|              |             +--( B3:0/0 )--|
|--[I:1/0 XIO]-[I:1/1 XIC]---+              |

Стъпало 3 — B3:0/0 XOR S3 -> O:2/0
|--[B3:0/0 XIC]-+-[I:1/2 XIO]-+
|               |             +--( O:2/0 )--|
|--[B3:0/0 XIO]-[I:1/2 XIC]---+             |

Тъй като XOR е асоциативен, редът на превключвателите няма значение. В Logix Designer същите уравнения стават XOR_Mid := S1 XOR S2; Light := XOR_Mid XOR S3; за структуриран текст или идентични контактни схеми при BOOL тагове. Междинният бит се записва на едно стъпало и се прочита на следващото в рамките на същото сканиране, което е умишлено и стабилно за този шаблон.

Процедура в LogixPro / RSLogix 500

1. Потвърдете дискретните входни и изходни модули в симулатора (съответствия по подразбиране I:1 / O:2)
2. Уверете се, че съществува двоичен файл B3 със свободни битове, или създайте BOOL таг с име XOR_Mid в Logix Designer
3. Изградете стъпало 2, което управлява B3:0/0 от S1 и S2 чрез кръстосани XIC/XIO контакти
4. Изградете стъпало 3, което управлява O:2/0 от B3:0/0 и S3, като използвате същия кръстосан модел
5. Изтеглете програмата, поставете процесора в RUN и изчистете всички принудителни стойности, преди да проверите таблицата на истинност
6. Задайте принудително всеки входен светодиод и изходната лампа за момент, за да докажете правилното окабеляване, след което изчистете всички принудителни стойности

План на адресите и алтернативи

Диагностиката по избор запазва и двата междинни резултата: B3:0/0 = S1 XOR S2 и B3:0/1 = междинен резултат XOR S3, след което управлява лампата от B3:0/1, така че онлайн мониторите да могат да прекъснат веригата на всеки от двата етапа. Инструкциите за XOR на ниво дума могат да събират много входове за проверка на паритета, но прикриват учебния модел с три превключвателя. Избягвайте разширенията по законите на Де Морган, които се опитват да изразят „не произволни два включени“ като гора от контакти — каскадата от вътрешни битове остава по-лесната за поддръжка форма както на учебните стендове, така и при производствените селектори на режими.

Проверете и осемте реда за паритета преди окончателното одобрение

1. Проверете и осемте реда на таблицата на истинност с изчистени принудителни стойности
2. Потвърдете, че три затворени превключвателя включват лампата (нечетен паритет)
3. Превключете всеки превключвател поотделно и докажете, че изходът се променя
4. Ако лампата остане включена при два входа, все още имате логика с побитово OR
5. По избор: подайте аларма, когато два фиксиращи превключвателя за режими отчетат TRUE след дебаунсиране в реални машини
6. Документирайте булевото тъждество (A XOR B) XOR C в коментарите на стъпалото за следващия редактор

Наименувайте междинните променливи според функцията им (XOR_Mid, ModeParity), а не с анонимни битове, за да остане следващата редакция четима. Прилагайте същата дисциплина във всички паркове, стандартизирани под PLC и PAC системи.