{"product_id":"abb-bailey-intkm01-infi-90-time-keeper-master-module","title":"ABB Bailey INTKM01 INFI 90 Time Keeper Master Module","description":"\u003ch3\u003eDescription\u003c\/h3\u003e\n\u003cp\u003eThe \u003cstrong\u003eABB Bailey INTKM01\u003c\/strong\u003e is an INFI 90 Time Keeper Master Module designed for time synchronization in Sequence of Events systems.\u003c\/p\u003e\n\u003cp\u003eThe module provides the master timing reference for the SOE architecture. It distributes synchronized timing information to connected time-keeper modules and exchanges absolute time data through the I\/O Expander Bus.\u003c\/p\u003e\n\u003cp\u003eThe INTKM01 uses three card-edge connectors identified as \u003cstrong\u003eP1, P2, and P3\u003c\/strong\u003e. P1 provides module power and receives the power-fail interrupt. P2 connects the module to the I\/O Expander Bus. P3 handles time synchronization signals and receives IRIG-B timing information from the NTST01 termination unit.\u003c\/p\u003e\n\u003cp\u003eThe photographed module is marked \u003cstrong\u003eINTKM01 TIME KEEPER MASTER\u003c\/strong\u003e, \u003cstrong\u003e+5Vdc 2W MAX\u003c\/strong\u003e, \u003cstrong\u003eE96-631\u003c\/strong\u003e, and \u003cstrong\u003eGM9008200251\u003c\/strong\u003e.\u003c\/p\u003e\n\u003ch3\u003eConnections \/ Interfaces\u003c\/h3\u003e\n\u003cp\u003eThe INTKM01 uses three card-edge connectors:\u003c\/p\u003e\n\u003cfigure class=\"table\"\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003eConnector\u003c\/th\u003e\n\u003cth\u003eFunction\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eP1\u003c\/td\u003e\n\u003ctd\u003eModule power and power-fail interrupt\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eP2\u003c\/td\u003e\n\u003ctd\u003eI\/O Expander Bus\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eP3\u003c\/td\u003e\n\u003ctd\u003eTime synchronization and IRIG-B interface\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003c\/figure\u003e\n\u003ch3\u003eP1 Power Connector\u003c\/h3\u003e\n\u003cfigure class=\"table\"\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003ePin\u003c\/th\u003e\n\u003cth\u003eFunction\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003e1\u003c\/td\u003e\n\u003ctd\u003e+5 VDC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e2\u003c\/td\u003e\n\u003ctd\u003e+5 VDC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e3\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e4\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e5\u003c\/td\u003e\n\u003ctd\u003eGND (5 VDC)\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e6\u003c\/td\u003e\n\u003ctd\u003eGND (5 VDC)\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e7\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e8\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e9\u003c\/td\u003e\n\u003ctd\u003ePFI\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e10\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e11\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e12\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003c\/figure\u003e\n\u003cp\u003e\u003cstrong\u003ePFI\u003c\/strong\u003e is the power-fail interrupt signal received from the power supply unit.\u003c\/p\u003e\n\u003ch3\u003eP2 I\/O Expander Bus\u003c\/h3\u003e\n\u003cfigure class=\"table\"\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003ePin\u003c\/th\u003e\n\u003cth\u003eFunction\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003e1\u003c\/td\u003e\n\u003ctd\u003eData bit 1\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e2\u003c\/td\u003e\n\u003ctd\u003eData bit 0\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e3\u003c\/td\u003e\n\u003ctd\u003eData bit 3\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e4\u003c\/td\u003e\n\u003ctd\u003eData bit 2\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e5\u003c\/td\u003e\n\u003ctd\u003eData bit 5\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e6\u003c\/td\u003e\n\u003ctd\u003eData bit 4\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e7\u003c\/td\u003e\n\u003ctd\u003eData bit 7\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e8\u003c\/td\u003e\n\u003ctd\u003eData bit 6\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e9\u003c\/td\u003e\n\u003ctd\u003eBus clock\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e10\u003c\/td\u003e\n\u003ctd\u003eSync\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e11\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e12\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003c\/figure\u003e\n\u003cp\u003eP2 provides the module interface to the INFI 90 \u003cstrong\u003eI\/O Expander Bus\u003c\/strong\u003e for data transfer and synchronization.\u003c\/p\u003e\n\u003ch3\u003eP3 Time Signals I\/O\u003c\/h3\u003e\n\u003cfigure class=\"table\"\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003ePin\u003c\/th\u003e\n\u003cth\u003eFunction\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003e1\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e2\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e3\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e4\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e5\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e6\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e7\u003c\/td\u003e\n\u003ctd\u003eIRIG B+\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e8\u003c\/td\u003e\n\u003ctd\u003eReserved\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e9\u003c\/td\u003e\n\u003ctd\u003eReserved\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e10\u003c\/td\u003e\n\u003ctd\u003eRx presence NTST01+\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e11\u003c\/td\u003e\n\u003ctd\u003eReserved\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e12\u003c\/td\u003e\n\u003ctd\u003eTx sync time information+\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e13\u003c\/td\u003e\n\u003ctd\u003eReserved\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e14\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e15\u003c\/td\u003e\n\u003ctd\u003eGND\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eA\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eB\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eC\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eD\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eE\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eF\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eH\u003c\/td\u003e\n\u003ctd\u003eIRIG B-\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eJ\u003c\/td\u003e\n\u003ctd\u003eReserved\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eK\u003c\/td\u003e\n\u003ctd\u003eReserved\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eL\u003c\/td\u003e\n\u003ctd\u003eRx presence NTST01-\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eM\u003c\/td\u003e\n\u003ctd\u003eReserved\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eN\u003c\/td\u003e\n\u003ctd\u003eTx sync time information-\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eP\u003c\/td\u003e\n\u003ctd\u003eReserved\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eR\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eS\u003c\/td\u003e\n\u003ctd\u003eNC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003c\/figure\u003e\n\u003ch3\u003eSignal Functions\u003c\/h3\u003e\n\u003cfigure class=\"table\"\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003eSignal\u003c\/th\u003e\n\u003cth\u003eFunction\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eIRIG B+ \/ IRIG B-\u003c\/td\u003e\n\u003ctd\u003eDifferential IRIG-B time reference input\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eRx presence NTST01+ \/ -\u003c\/td\u003e\n\u003ctd\u003eDetects the NTST01 timing receiver interface\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eTx sync time information+ \/ -\u003c\/td\u003e\n\u003ctd\u003eDifferential synchronized time output\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003ePFI\u003c\/td\u003e\n\u003ctd\u003ePower-fail interrupt\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eBus Clock\u003c\/td\u003e\n\u003ctd\u003eI\/O Expander Bus clock\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eSync\u003c\/td\u003e\n\u003ctd\u003eI\/O Expander Bus synchronization\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003c\/figure\u003e\n\u003ch3\u003eFeatures\u003c\/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\n\u003cp\u003eINFI 90 Time Keeper Master Module\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eMaster time synchronization for Sequence of Events systems\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eIRIG-B external time reference capability\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eInternal clock synchronization and correction\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eTime-sync distribution to IMSET01 modules\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eCommunication through NTST01 termination hardware\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eAbsolute time interface to the INSEM01 Sequence of Events Master\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eRS-485 time synchronization output\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eInternal timing operation when the external receiver is unavailable\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eTwo-color module status indication\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eDiagnostic operating mode\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eExact hardware marking INTKM01\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eNameplate power marking +5Vdc, 2 W maximum\u003c\/p\u003e\n\u003c\/li\u003e\n\u003c\/ul\u003e\n\u003ch3\u003eApplications\u003c\/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\n\u003cp\u003eINFI 90 Sequence of Events systems\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eDistributed event time synchronization\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003ePlant event chronology\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eSOE timestamp coordination\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eMaster clock distribution\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eLegacy Bailey control-system maintenance\u003c\/p\u003e\n\u003c\/li\u003e\n\u003cli\u003e\n\u003cp\u003eReplacement of installed INTKM01 Time Keeper Master modules\u003c\/p\u003e\n\u003c\/li\u003e\n\u003c\/ul\u003e\n\u003ch3\u003eTechnical Specifications\u003c\/h3\u003e\n\u003ch4\u003eGeneral\u003c\/h4\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003eParameter\u003c\/th\u003e\n\u003cth\u003eSpecification\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eManufacturer\u003c\/td\u003e\n\u003ctd\u003eABB Bailey\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eExact Model\u003c\/td\u003e\n\u003ctd\u003eINTKM01\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eProduct Type\u003c\/td\u003e\n\u003ctd\u003eTime Keeper Master Module\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eSystem Family\u003c\/td\u003e\n\u003ctd\u003eINFI 90\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003ePrimary Function\u003c\/td\u003e\n\u003ctd\u003eSequence of Events time synchronization\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eAssociated SOE Master\u003c\/td\u003e\n\u003ctd\u003eINSEM01\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eAssociated Time Keeper Module\u003c\/td\u003e\n\u003ctd\u003eIMSET01\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eAssociated Termination Unit\u003c\/td\u003e\n\u003ctd\u003eNTST01\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eNameplate Identification\u003c\/td\u003e\n\u003ctd\u003eINTKM01 TIME KEEPER MASTER\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eAdditional Nameplate Marking\u003c\/td\u003e\n\u003ctd\u003eE96-631\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eHardware \/ Unit Marking\u003c\/td\u003e\n\u003ctd\u003eGM9008200251\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003ch4\u003ePower\u003c\/h4\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003eParameter\u003c\/th\u003e\n\u003cth\u003eSpecification\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eNameplate Supply\u003c\/td\u003e\n\u003ctd\u003e+5 VDC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eNameplate Power\u003c\/td\u003e\n\u003ctd\u003e2 W maximum\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003ch4\u003eTiming and Synchronization\u003c\/h4\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003eParameter\u003c\/th\u003e\n\u003cth\u003eSpecification\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eExternal Time Input\u003c\/td\u003e\n\u003ctd\u003eIRIG-B\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eIRIG-B Format\u003c\/td\u003e\n\u003ctd\u003eDC level shift\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eIRIG-B Interface\u003c\/td\u003e\n\u003ctd\u003eThrough NTST01\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eTime-Sync Output\u003c\/td\u003e\n\u003ctd\u003eRS-485\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eTime-Sync Data Rate\u003c\/td\u003e\n\u003ctd\u003e62.6 kbaud\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eSynchronization Resolution\u003c\/td\u003e\n\u003ctd\u003e+\/-10 microseconds\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eAbsolute Time Resolution to INSEM01\u003c\/td\u003e\n\u003ctd\u003e+\/-1 ms\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eInternal Oscillator Frequency\u003c\/td\u003e\n\u003ctd\u003e10 MHz\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eOscillator Stability\u003c\/td\u003e\n\u003ctd\u003e+\/-1 ppm\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eOscillator Aging\u003c\/td\u003e\n\u003ctd\u003e1 ppm\/year\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003ch3\u003eInternal Architecture\u003c\/h3\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003eParameter\u003c\/th\u003e\n\u003cth\u003eSpecification\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eProcessor\u003c\/td\u003e\n\u003ctd\u003eDSP 2101\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eCPU Architecture\u003c\/td\u003e\n\u003ctd\u003e16-bit\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eCPU Frequency\u003c\/td\u003e\n\u003ctd\u003e10 MHz\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eInstruction Cycle\u003c\/td\u003e\n\u003ctd\u003e100 ns\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eTimer\u003c\/td\u003e\n\u003ctd\u003e16-bit interval timer with prescaler\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eSerial Port\u003c\/td\u003e\n\u003ctd\u003e1 bidirectional synchronous serial port\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eBoot EPROM\u003c\/td\u003e\n\u003ctd\u003e64 kbyte\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eRAM\u003c\/td\u003e\n\u003ctd\u003e16 kword\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eFIFO\u003c\/td\u003e\n\u003ctd\u003e512 byte\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eProgram Memory RAM\u003c\/td\u003e\n\u003ctd\u003e1 kword\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eData Memory RAM\u003c\/td\u003e\n\u003ctd\u003e512 word\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003ch3\u003eSystem Interfaces\u003c\/h3\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003eInterface\u003c\/th\u003e\n\u003cth\u003eFunction\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eIRIG-B\u003c\/td\u003e\n\u003ctd\u003eReceives external reference time through NTST01\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eTime-Sync Link\u003c\/td\u003e\n\u003ctd\u003eDistributes synchronized time to IMSET01 modules\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eI\/O Expander Bus\u003c\/td\u003e\n\u003ctd\u003eTransfers absolute time to INSEM01\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eRS-485\u003c\/td\u003e\n\u003ctd\u003eTime synchronization link to downstream SOE modules\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eNTST01\u003c\/td\u003e\n\u003ctd\u003eTermination and timing signal interface\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003ch3\u003eTime Synchronization Operation\u003c\/h3\u003e\n\u003cp\u003eThe INTKM01 receives time information from the NTST01 through the IRIG-B interface.\u003c\/p\u003e\n\u003cp\u003eWhen a valid external time receiver is present, the module periodically adjusts its internal clock against that reference.\u003c\/p\u003e\n\u003cp\u003eThe module provides absolute time to the INSEM01 through the I\/O expander bus. It also distributes synchronized timing to IMSET01 modules through the time-sync link.\u003c\/p\u003e\n\u003cp\u003eIf the external receiver is lost, the INTKM01 continues generating time using its internal quartz timing reference.\u003c\/p\u003e\n\u003ch3\u003eInstallation \u0026amp; Commissioning\u003c\/h3\u003e\n\u003cul\u003e\n\u003cli\u003eVerify the module is identified as \u003cstrong\u003eINTKM01\u003c\/strong\u003e before replacement.\u003c\/li\u003e\n\u003cli\u003eRecord the existing P1, P2, and P3 connector orientation before removal.\u003c\/li\u003e\n\u003cli\u003eConfirm +5 VDC power and ground connections through P1.\u003c\/li\u003e\n\u003cli\u003eVerify the PFI signal path from the associated power supply.\u003c\/li\u003e\n\u003cli\u003eInspect P2 I\/O Expander Bus connections before installation.\u003c\/li\u003e\n\u003cli\u003eConfirm IRIG-B polarity at P3 where an external time reference is installed.\u003c\/li\u003e\n\u003cli\u003eVerify NTST01 presence signaling after startup.\u003c\/li\u003e\n\u003cli\u003eConfirm synchronized time transmission to downstream SOE equipment.\u003c\/li\u003e\n\u003cli\u003eObserve ESD handling precautions when removing or installing the module.\u003c\/li\u003e\n\u003c\/ul\u003e\n\u003ch3\u003eReplacement Notes\u003c\/h3\u003e\n\u003cul\u003e\n\u003cli\u003eMatch the exact \u003cstrong\u003eINTKM01 Time Keeper Master Module\u003c\/strong\u003e identification.\u003c\/li\u003e\n\u003cli\u003eDo not confuse P1, P2, and P3 because each connector serves a different system function.\u003c\/li\u003e\n\u003cli\u003ePreserve IRIG-B polarity and synchronization wiring during replacement.\u003c\/li\u003e\n\u003cli\u003eConfirm the NTST01 and I\/O Expander Bus connections before returning the SOE system to service.\u003c\/li\u003e\n\u003c\/ul\u003e","brand":"ABB","offers":[{"title":"Default Title","offer_id":53756658844011,"sku":"INTKM01","price":100.0,"currency_code":"USD","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0953\/3227\/0443\/files\/INTKM01_001_1200x1200_79a0ef89-50e5-4e6b-af1a-1b15875668bb.jpg?v=1787485024","url":"https:\/\/www.plcprotech.com\/it\/products\/abb-bailey-intkm01-infi-90-time-keeper-master-module","provider":"PLC ProTech Ltd.","version":"1.0","type":"link"}