{"product_id":"general-electric-ds200ucpbg5afb-mark-v-io-engine-cpu-board","title":"Płyta CPU General Electric DS200UCPBG5AFB Mark V IO Engine","description":"\u003ch3\u003eOpis\u003c\/h3\u003e\n\u003cp\u003e\u003cstrong\u003eDS200UCPBG5AFB\u003c\/strong\u003e pełni funkcję płyty CPU silnika IO zaprojektowanej przez General Electric dla serii systemów sterowania \u003cstrong\u003eMark V\u003c\/strong\u003e. Działa natywnie jako karta podrzędna zamontowana na płycie głównej UCIA w rdzeniach I\/O, zawierając procesor 486DX oraz sterownik ARCNET do zarządzania komunikacją z różnymi interfejsami operatora. \u003cstrong\u003eDS200UCPBG5AFB\u003c\/strong\u003e wyposażona jest w jeden mikroprocesor na pokładzie, wiele modułów PROM, wewnętrzną architekturę pamięci o dostępie swobodnym oraz specjalny blok 7 przełączników. Ponadto układ sprzętowy zawiera pojedynczą kartę podrzędną Power Control Module (PCM) dedykowaną wyłącznie do obsługi pętli komunikacyjnych z komponentami sterownika silnika FMVED. Do fizycznego układania w stos i komunikacji magistralowej płyta łączy się bezpośrednio z płytą STCA za pomocą dedykowanych połączeń magistrali i szeregowych.\u003c\/p\u003e\n\u003ch3\u003eCechy\u003c\/h3\u003e\n\u003cul\u003e\n\u003cli\u003eNapędzana wysokowydajnym mikroprocesorem 486DX wspieranym przez wiele modułów PROM oraz pamięć o dostępie swobodnym.\u003c\/li\u003e\n\u003cli\u003eZawiera 1 złącze modułu pamięci DIMM oraz 1 ręcznie konfigurowalny blok przełączników z 7 przełącznikami.\u003c\/li\u003e\n\u003cli\u003eWykorzystuje standardowe 34-pinowe złącze oraz dodatkowe złącze do połączeń między płytami.\u003c\/li\u003e\n\u003cli\u003ePosiada trzy ręcznie przesuwane zwory sprzętowe oznaczone jako JP1, JP2 i JP3 do testów i strojenia rdzenia.\u003c\/li\u003e\n\u003cli\u003eWyposażona w funkcjonalną zworę JP2 służącą do konfiguracji parametrów prędkości lokalnej magistrali 486.\u003c\/li\u003e\n\u003cli\u003eIntegruje pojedynczą kartę podrzędną PCM (Power Control Module) umożliwiającą bezpośrednie linie komunikacyjne z komponentami sterownika silnika FMVED.\u003c\/li\u003e\n\u003cli\u003ePracuje w ścisłej współpracy z towarzyszącą płytą AAHA w architekturze rdzenia sterowania.\u003c\/li\u003e\n\u003cli\u003eWykonana w standardowym stylu powłoki obwodu drukowanego, chroniącym krytyczne mikrokomponenty.\u003c\/li\u003e\n\u003c\/ul\u003e\n\u003ch3\u003eZastosowania\u003c\/h3\u003e\n\u003cul\u003e\n\u003cli\u003ePrzetwarzanie i realizacja aplikacji w systemie sterowania rdzenia Mark V.\u003c\/li\u003e\n\u003cli\u003eInterfejsy komunikacji sterowania silnikami powiązane ze sterownikami silników FMVED.\u003c\/li\u003e\n\u003cli\u003eTrasowanie danych z zewnętrznych interfejsów operatora za pomocą zintegrowanego sterownika ARCNET.\u003c\/li\u003e\n\u003cli\u003eStosowane zespoły przetwarzania rdzenia I\/O montowane na płytach głównych STCA i UCIA.\u003c\/li\u003e\n\u003c\/ul\u003e\n\u003ch3\u003eDane techniczne\u003c\/h3\u003e\n\u003cfigure class=\"table\"\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003e\u003cstrong\u003eParametr\u003c\/strong\u003e\u003c\/th\u003e\n\u003cth\u003e\u003cstrong\u003eSpecyfikacja\u003c\/strong\u003e\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eProducent\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003eGE General Electric\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eNumer części\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003eDS200UCPBG5AFB\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eSeria\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003eMark V\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eOpis funkcjonalny\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003ePłyta CPU silnika IO\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eAkronim funkcjonalny\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003eUCPB\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eStyl powłoki PCB\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003eNormalna powłoka\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eWersja funkcjonalna 1\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003eA\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eWersja funkcjonalna 2\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003eF\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eWersja projektu\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003eB\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003c\/figure\u003e\n\u003ch3\u003ePołączenia\/Interfejsy\u003c\/h3\u003e\n\u003cfigure class=\"table\"\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003e\u003cstrong\u003ePort \/ Złącze interfejsu\u003c\/strong\u003e\u003c\/th\u003e\n\u003cth\u003e\u003cstrong\u003eFunkcja\u003c\/strong\u003e\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eZłącze ARCNET COREBUS\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003eLinia interfejsu łącząca z płytą STCA do komunikacji sieciowej\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003ePort COM1\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003ePołączenie monitora interfejsu terminalowego łączące z płytą STCA\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eZłącza J1 i J3\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003eGłówne połączenia magistrali płyty STCA rozciągające się do płyty głównej UCIA\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eZłącze IDE\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003ePort nieużywany podczas normalnej pracy płyty\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003e\u003cstrong\u003eZłącze COM2\u003c\/strong\u003e\u003c\/td\u003e\n\u003ctd\u003ePort szeregowy nieużywany podczas normalnej pracy płyty\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003c\/figure\u003e\n\u003ch3\u003eWytyczne instalacyjne\u003c\/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\n\u003cstrong\u003eWymiana DIMM:\u003c\/strong\u003e Przy wymianie płyty, gniazdo DIMM w jednostce zastępczej jest fabrycznie puste. Ostrożnie wyjmij istniejący moduł DIMM ze starej płyty i włóż go do płyty zastępczej zgodnie z oryginalnymi wytycznymi, aby zapobiec uszkodzeniom fizycznym.\u003c\/li\u003e\n\u003cli\u003e\n\u003cstrong\u003eKonfiguracja zwór:\u003c\/strong\u003e Upewnij się, że pozostałe zwory JP1 i JP3 pozostają nienaruszone, ponieważ są zarezerwowane wyłącznie do testów fabrycznych. Dostosuj konfigurowalną zworę JP2, aby dopasować wymagane parametry prędkości lokalnej magistrali 486 przed uruchomieniem systemu.\u003c\/li\u003e\n\u003cli\u003e\n\u003cstrong\u003eMontaż w obudowie:\u003c\/strong\u003e Starannie wyrównaj złącza J1 i J3 podczas mocowania konfiguracji karty podrzędnej na płycie głównej UCIA oraz na podłożu płyty STCA, aby zapobiec uszkodzeniu pinów.\u003c\/li\u003e\n\u003c\/ul\u003e","brand":"General Electric","offers":[{"title":"Default Title","offer_id":52695410966891,"sku":"DS200UCPBG5AFB","price":100.0,"currency_code":"USD","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0953\/3227\/0443\/files\/general-electric-ds200ucpbg5afb-i-o-engine-cpu-board-pedeohhzzqr_4b04617b-6fdb-4a66-93b7-feba49d4c6dc.jpg?v=1766135063","url":"https:\/\/www.plcprotech.com\/pl\/products\/general-electric-ds200ucpbg5afb-mark-v-io-engine-cpu-board","provider":"PLC ProTech Ltd.","version":"1.0","type":"link"}