Ichki bitlar yordamida 3 ta kalitli XOR narvon mantiqini amalga oshirish
LogixPro yoki RSLogix 500 dasturida ichki rele biti yordamida 3 ta SPST kalitli XOR chiroq sxemasini amalga oshiring. Unda rostlik jadvallari, Bul algebrasi ...
Klassik mashq — uchta SPST kaliti bitta chiroqni boshqaradi, shunda istalgan bitta kalit chiqish holatini o‘zgartiradi — uch kirishli exclusive OR (toq paritet) ga keltiriladi. Ikki kirishli XOR kesishgan XIC/XIO tarmoqlarining tanish juftligidir. Bu naqshni uchinchi parallel tarmoq bilan kengaytirish umumlashmaydi: u juftlik XOR larining yig‘indisini amalga oshiradi va talab faqat toq paritet bo‘lganda uchta yopiq kalitda chiroqni yoqadi. Qabul qilingan tuzatish — A⊕B ni saqlaydigan ichki rele bitidan foydalanish, so‘ng ikkinchi bosqichda (A⊕B)⊕C ni hisoblash.
Uchta saqlanadigan kirish bo‘yicha toq paritet XOR hisoblanadi — bu uch tarmoqli inklyuziv tuzilma emas.
Haqiqat jadvali (1 = yopiq)
| S1 | S2 | S3 | Chiroq | Paritet |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | juft |
| 0 | 0 | 1 | 1 | toq |
| 0 | 1 | 0 | 1 | toq |
| 0 | 1 | 1 | 0 | juft |
| 1 | 0 | 0 | 1 | toq |
| 1 | 0 | 1 | 0 | juft |
| 1 | 1 | 0 | 0 | juft |
| 1 | 1 | 1 | 1 | toq |
Ikki kirishli asosiy holat
|--[S1 XIC]-+-[S2 XIO]-+ | | +--( Light )--| |--[S1 XIO]-[S2 XIC]---+ |
LogixPro/RSLogix 500 simulyatorlarida I:1/0, I:1/1 → O:2/0 ni xaritalang (yoki Logix Designer’da BOOL teglaridan foydalaning). S3 ni qo‘shishdan oldin to‘rtta qatorni tekshiring.
Uchinchi parallel tarmoq nega ishlamaydi
Y = (S1⊕S2) ∨ (S1⊕S3) ∨ (S2⊕S3) ifodasi uchalasi yopiq qatorda rost bo‘ladi, chunki har bir juftlik farq qiladi. O‘quvchilar bu belgini ikkita kalit yopilgach chiroq “yonib qolishi” deb tasvirlaydi. Bu inklyuziv juftlik xatti-harakati, XOR emas.
XOR ni B3:0/0 (yoki BOOL tegiga) ketma-ket ulang — juft bosqichlarni parallel ravishda OR qilmang.
Ichki bitni amalga oshirish
2-rung — S1 XOR S2 -> B3:0/0 |--[I:1/0 XIC]-+-[I:1/1 XIO]-+ | | +--( B3:0/0 )--| |--[I:1/0 XIO]-[I:1/1 XIC]---+ | 3-rung — S1 XOR S2 -> O:2/0 |--[B3:0/0 XIC]-+-[I:1/2 XIO]-+ | | +--( O:2/0 )--| |--[B3:0/0 XIO]-[I:1/2 XIC]---+ |
XOR assotsiativ bo‘lgani uchun kalitlar tartibi muhim emas. Logix Designer’da ayni tenglamalar quyidagicha bo‘ladi XOR_Mid := S1 XOR S2; Light := XOR_Mid XOR S3; strukturaviy matn uchun yoki BOOL teglaridagi aynan bir xil kontakt naqshlari uchun. Oraliq bit bir rungda yozilib, keyingi rungda ayni skan davomida o‘qiladi; bu ushbu naqsh uchun ataylab qilingan va barqaror yechimdir.
LogixPro / RSLogix 500 dagi protsedura
- Simulyatorda diskret kirish va chiqish modullarini tasdiqlang (standart I:1 / O:2 mosligi)
- B3 ikkilik fayli zaxira bitlarga ega ekanini tasdiqlang yoki Logix Designer’da XOR_Mid nomli BOOL tegini yarating
- 2-rungni S1 va S2 dan kesishgan XIC/XIO kontaktlari orqali B3:0/0 ni boshqaradigan qilib tuzing
- B3:0/0 va S3 asosida O:2/0 ni boshqaradigan 3-rungni xuddi shu kesishgan naqshdan foydalanib yarating
- Dasturni yuklang, protsessorni RUN holatiga o‘tkazing va haqiqat jadvalini tekshirishdan oldin barcha force’larni olib tashlang
- Simlarni tekshirish uchun har bir kirish LED’i va chiqish chirog‘ini bir marta qisqa muddatga force qiling, so‘ng force’larni olib tashlang
Manzillar rejasi va muqobillar
| Platforma | Oraliq | Izohlar |
|---|---|---|
| RSLogix 500 / SLC | B3:0/0 | Ikkilik fayl biti |
| Logix Designer | XOR_Mid BOOL | Dastur yoki kontroller doirasi |
| LogixPro | B3:0/0 | RSLogix 500 laboratoriya mashqlariga mos |
Ixtiyoriy diagnostika ikkala oraliq qiymatni ham saqlab qolsin: B3:0/0 = S1 XOR S2 va B3:0/1 = mid XOR S3; so‘ng chiroqni B3:0/1 orqali boshqaring, shunda onlayn monitorlar zanjirni istalgan bosqichda uzib tekshira oladi. So‘z darajasidagi XOR ko‘rsatmalari paritetni tekshirish uchun ko‘plab kirishlarni birlashtirishi mumkin, biroq uchta kalit uchun ular o‘quv namunasini noaniq qiladi. “Istalgan ikkita kirish true emas” holatini kontaktlar o‘rmoni orqali ifodalashga urinadigan DeMorgan yoyilmalaridan saqlaning — ichki bitlar kaskadi ham o‘quv stendlarida, ham ishlab chiqarishdagi rejim selektorlarida xizmat ko‘rsatish uchun qulay shakl bo‘lib qoladi.
Tasdiqlashdan oldin barcha sakkizta paritet qatorini tekshiring
- Force’lar olib tashlangan holda haqiqat jadvalining barcha sakkiz qatorini tekshiring
- Uchta yopiq kalit chiroqni yoqishini tasdiqlang (toq paritet)
- Har bir kalitni alohida almashtirib ko‘ring va chiqish holati o‘zgarishini tasdiqlang
- Agar ikkita kirish bilan chiroq yonib qolsa, sizda hali ham juftliklar bo‘yicha OR mantiqi mavjud
- Ixtiyoriy: haqiqiy mashinalarda debouncingdan so‘ng ikkita saqlanuvchi rejim kaliti true holatini o‘qisa, signal bering
- Keyingi tahrirlovchi uchun rung izohlarida (A XOR B) XOR C mantiqiy ayniyatini hujjatlashtiring
Keyingi tahrirda kod o‘qilishi qulay bo‘lishi uchun oraliq nomlarni anonim bitlar o‘rniga funksiyasiga ko‘ra nomlang (XOR_Mid, ModeParity). Xuddi shu tartibni PLC va PAC tizimlari sifatida standartlashtirilgan barcha tizimlarda qo‘llang.
Muallif haqida
Mark Townsend | Katta avtomatlashtirish muhandisi – Allen-Bradley tizimlari
Mark Townsend — ControlLogix, CompactLogix va eski SLC-500 platformalarida 18 yildan ortiq tajribaga ega katta avtomatlashtirish muhandisi. Uning kundalik ishi eskirgan va aralash tizimlarda RSLogix / Studio 5000 mantiqi hamda FactoryTalk View HMI’ni ishga tushirishdan iborat.
