Bài tập kinh điển—ba công tắc SPST điều khiển một đèn sao cho bất kỳ công tắc đơn nào cũng đảo trạng thái đầu ra—được rút gọn thành phép OR độc quyền ba đầu vào (tính chẵn lẻ lẻ). XOR hai đầu vào là một cặp nhánh XIC/XIO mắc chéo quen thuộc. Mở rộng mẫu này bằng một nhánh song song thứ ba không mang tính tổng quát: nó tạo ra tổng XOR theo từng cặp, khiến đèn sáng khi cả ba công tắc đóng, trong khi yêu cầu chỉ sáng khi số công tắc đóng là lẻ. Cách sửa được chấp nhận là dùng một bit rơle nội bộ lưu A⊕B, sau đó dùng tầng thứ hai tính (A⊕B)⊕C.

Tính chẵn lẻ lẻ trên ba đầu vào duy trì là XOR—không phải cấu trúc OR bao hàm ba nhánh.

Bảng chân trị (1 = đóng)

Cơ sở hai đầu vào

|--[S1 XIC]-+-[S2 XIO]-+
|           |          +--( Light )--|
|--[S1 XIO]-[S2 XIC]---+             |

Ánh xạ I:1/0, I:1/1 → O:2/0 trong các trình mô phỏng LogixPro/RSLogix 500 (hoặc các thẻ BOOL trong Logix Designer). Kiểm tra bốn hàng trước khi thêm S3.

Vì sao nhánh song song thứ ba không hoạt động

Y = (S1⊕S2) ∨ (S1⊕S3) ∨ (S2⊕S3) cho kết quả đúng ở hàng cả ba công tắc đóng, vì mỗi cặp đều khác nhau. Học viên mô tả hiện tượng này là đèn “mắc kẹt ở trạng thái bật” khi hai công tắc đóng. Đây là hành vi OR bao hàm theo từng cặp, không phải XOR.

Nối tầng XOR qua B3:0/0 (hoặc một thẻ BOOL)—không OR các tầng theo cặp thành các nhánh song song.

Triển khai bằng bit nội bộ

Rung 2 — S1 XOR S2 -> B3:0/0
|--[I:1/0 XIC]-+-[I:1/1 XIO]-+
|              |             +--( B3:0/0 )--|
|--[I:1/0 XIO]-[I:1/1 XIC]---+              |

Rung 3 — B3:0/0 XOR S3 -> O:2/0
|--[B3:0/0 XIC]-+-[I:1/2 XIO]-+
|               |             +--( O:2/0 )--|
|--[B3:0/0 XIO]-[I:1/2 XIC]---+             |

Vì XOR có tính kết hợp, thứ tự công tắc không quan trọng. Trong Logix Designer, các phương trình tương tự trở thành XOR_Mid := S1 XOR S2; Light := XOR_Mid XOR S3; đối với văn bản có cấu trúc hoặc các mẫu tiếp điểm giống hệt trên các thẻ BOOL. Bit trung gian được ghi ở một rung và đọc ở rung kế tiếp trong cùng một lần quét; đây là chủ ý và ổn định đối với mẫu này.

Quy trình trong LogixPro / RSLogix 500

1. Xác nhận các mô-đun đầu vào và đầu ra số trong trình mô phỏng (ánh xạ mặc định I:1 / O:2)
2. Đảm bảo tệp nhị phân B3 tồn tại và có các bit dự phòng, hoặc tạo một thẻ BOOL có tên XOR_Mid trong Logix Designer
3. Xây dựng rung 2 điều khiển B3:0/0 từ S1 và S2 bằng các tiếp điểm XIC/XIO mắc chéo
4. Tạo bậc thang 3 điều khiển O:2/0 từ B3:0/0 và S3 bằng cùng mẫu mắc chéo
5. Tải xuống, chuyển bộ xử lý sang RUN và xóa tất cả các lệnh cưỡng bức trước khi kiểm tra bảng chân trị
6. Tạm thời cưỡng bức từng đèn LED đầu vào và đèn đầu ra một lần để kiểm tra đấu dây, sau đó xóa các lệnh cưỡng bức

Sơ đồ địa chỉ và các phương án thay thế

Chẩn đoán tùy chọn nên giữ cả hai biến trung gian: B3:0/0 = S1 XOR S2 và B3:0/1 = biến trung gian XOR S3, sau đó điều khiển đèn từ B3:0/1 để các màn hình giám sát trực tuyến có thể kiểm tra chuỗi ở từng giai đoạn. Các lệnh XOR cấp từ có thể gom nhiều đầu vào để kiểm tra tính chẵn lẻ, nhưng chúng làm mờ mô hình minh họa dành cho ba công tắc. Tránh các phép khai triển De Morgan cố biểu diễn “không có hai đầu vào nào cùng đúng” bằng một rừng tiếp điểm—chuỗi bit nội bộ vẫn là dạng dễ bảo trì hơn trên cả các bàn thực hành và bộ chọn chế độ trong sản xuất.

Kiểm tra cả tám hàng trạng thái chẵn lẻ trước khi nghiệm thu

1. Kiểm tra cả tám hàng của bảng chân trị sau khi đã xóa các lệnh cưỡng bức
2. Xác nhận ba công tắc đóng sẽ làm đèn sáng (tính chẵn lẻ lẻ)
3. Bật riêng từng công tắc và xác nhận đầu ra chuyển trạng thái
4. Nếu đèn vẫn sáng khi có hai đầu vào, bạn vẫn đang dùng logic OR theo từng cặp
5. Tùy chọn: phát cảnh báo khi hai công tắc chế độ duy trì cùng đọc là true sau khi khử dội trong máy thực tế
6. Ghi chú thích định danh Boolean (A XOR B) XOR C trên bậc thang để người chỉnh sửa tiếp theo nắm được

Đặt tên các biến trung gian theo chức năng (XOR_Mid, ModeParity) thay vì dùng các bit không có tên để lần chỉnh sửa tiếp theo vẫn dễ đọc. Áp dụng cùng kỷ luật này cho các hệ thống PLC và PAC được chuẩn hóa trên nhiều nền tảng.