Logix 5000-də Parametrlərlə Miqyaslama (SCL) təlimatı xam analoq saylarını mühəndislik vahidlərinə xətti şəkildə çevirir. Səhv konfiqurasiya demək olar ki, həmişə Input Min və Input Max sahələrindən başlayır: bu sahələr milliamper və ya volt deyil. Bunlar seçilmiş elektrik diapazonu üçün analoq modulun bildirdiyi A/D saylarıdır. Say sərhədləri kimi 4 və 20-dən istifadə proses dəyərlərini mənasız edir və ötürücü nasazlığına bənzəyir.

Çıxış = ((Giriş − Giriş_Min) ÷ (Giriş_Max − Giriş_Min)) × (Miqyaslanmış_Max − Miqyaslanmış_Min) + Miqyaslanmış_Min

Ayırdetmə qabiliyyəti və say diapazonları

Bit ayırdetmə qabiliyyəti nəzəri tam diapazonlu tam ədəd aralığını müəyyən edir, lakin Rockwell modulları çox vaxt ofsetli və ya xüsusi miqyaslardan istifadə edir. Sayları yalnız ikinin qüvvətləri üzrə ehtimal edilən hesablamalardan deyil, həmişə quraşdırma təlimatındakı modul məlumat cədvəlindən götürün.

Cərəyanlı sıfır siqnalları üçün Input Min / Max hesablanması

Daha geniş tam diapazonlu kartdakı alt diapazonlu siqnal üçün:

Input_Min = (Signal_Low ÷ Signal_FullScale) × FullScale_Counts
Input_Max = (Signal_High ÷ Signal_FullScale) × FullScale_Counts

Hesablanmış nümunə — tam diapazonu 16384 say olan 0–20 mA rejimində 1746-NI4 və 4–20 mA:

• Input_Min = (4 ÷ 20) × 16384 ≈ 3277
• Input_Max = 16384
• 0–20 bar üçün: Scaled_Min = 0, Scaled_Max = 20

Ötürücünün diapazonu bunu tələb etdikdə, eyni xam sərhədlər −1-dən +6 bara qədər sürüşdürülmüş mühəndislik diapazonunu da dəstəkləyir.

Effektiv ayırdetmə qabiliyyəti və “13,67 bit”

0–20 mA tam diapazonlu 14 bitlik aralıqda 4–20 mA ilə işləmək 16384 saydan yalnız 13107-dən istifadə edir. log₂(13107) ≈ 13,67 bit. Bu itki konfiqurasiya xətası deyil, daha geniş ADC pəncərəsində cərəyanlı sıfır ofsetinin təbii nəticəsidir. ADC-ni yerli olaraq 4–20 mA üçün yenidən diapazonlayan kartlar (məsələn, 4–20 mA kanal rejimində 1756-IF16) aktiv 16 mA diapazonunda daha yüksək effektiv ayırdetmə qabiliyyətini bərpa edir.

Studio 5000-də konfiqurasiya addımları

1. Modul xüsusiyyətlərini açın və konfiqurasiya edilmiş giriş diapazonunu və məlumat formatını qeyd edin.
2. Siqnalın aşağı və yuxarı son nöqtələri üçün tam ədəd saylarını tapın.
3. Ötürücünün mühəndislik limitlərini Scaled_Min / Scaled_Max kimi daxil edin.
4. Kanal teqini SCL Input-a, REAL proses teqini isə Output-a əlaqələndirin.
5. Vahid çevirməsi xətti xəritələndirmədən kənarda aparılmalıdırsa, ayrıca CPT-dən istifadə edin.

Praktikada SCL və CPT

Vahid xətti ötürücü xəritələndirməsi üçün SCL daha aydın seçim olaraq qalır, çünki dörd sərhəd bir təlimatda yerləşir və növbəti texnik üçün özünü sənədləşdirir. Miqyaslama ifadəsinə aralıq ofset, kvadrat köklü axın əlaqəsi və ya bir tənlik daxilində çoxmərhələli vahid çevirməsi daxil edilməlidirsə, CPT daha məqsədəuyğundur. Müasir Logix kontrollerlərində icra vaxtı fərqi əhəmiyyətsizdir; oxunaqlılıq və dəyişikliklərə nəzarət daha vacibdir. Modulun mühəndislik vahidlərində miqyaslanmasını və SCL-i eyni kanalda qarışdırmayın, yalnız yollardan biri qəsdən keçilməz vəziyyətə gətirilibsə istisnadır — ikiqat miqyaslama istismara vermə zamanı tez-tez rast gəlinən və ötürücünün kalibrlənməsi xətasına bənzəyən səhvdir.

Say diapazonu hesablaması və canlı mühəndislik vahidləri

4 mA siqnalı verin və Scaled_Min dəyərini təsdiqləyin, 20 mA siqnalı verin və Scaled_Max dəyərini təsdiqləyin, sonra orta nöqtəni yoxlayın. Kənarlaşma say sərhədlərinin və ya kanal diapazonu seçiminin səhv olduğunu göstərir. Diapazon sabit olduqda modulun mühəndislik vahidlərində miqyaslanmasına üstünlük verin; iş zamanı diapazonun yenidən təyin edilməsi və ya qarışıq xam teqlər tələb olunursa, SCL-i saxlayın. Təlimat üçün 1756-RM003-ə, say cədvəlləri üçün isə analoq modulların istifadəçi təlimatlarına (1746-UM005, 1756-UM009, 1769-UM002) istinad edin. Analoq miqyaslama standartları digər Logix PLC və PAC aktivləri üçün istifadə olunan sənədlərlə birlikdə saxlanılmalıdır.