Logix 5000'deki Parametrelerle Ölçekleme (SCL) komutu, ham analog sayımlar ile mühendislik birimleri arasında doğrusal bir dönüşüm gerçekleştirir. Yanlış yapılandırma neredeyse her zaman Input Min ve Input Max alanlarında başlar: Bu alanlar miliamper veya volt değerleri değildir. Seçilen elektriksel aralık için analog modül tarafından bildirilen A/D sayımlarıdır. Sayım sınırları olarak 4 ve 20 kullanmak, verici arızası gibi görünen anlamsız proses değerleri üretir.

Çıkış = ((Giriş − Giriş_Min) ÷ (Giriş_Maksimum − Giriş_Min)) × (Ölçekli_Maksimum − Ölçekli_Min) + Ölçekli_Min

Çözünürlük ve sayım aralıkları

Bit çözünürlüğü teorik tam ölçekli tamsayı aralığını belirler; ancak Rockwell modülleri genellikle ofsetli veya üreticiye özgü ölçekler kullanır. Sayımları yalnızca varsayılan ikinin kuvvetleri hesabından çıkarmak yerine, her zaman kurulum kılavuzundaki modül veri tablosundan alın.

Canlı sıfır sinyalleri için Input Min / Max değerlerini hesaplama

Daha geniş bir tam ölçekli kart üzerindeki alt aralıklı bir sinyal için:

Input_Min = (Signal_Low ÷ Signal_FullScale) × FullScale_Counts
Input_Max = (Signal_High ÷ Signal_FullScale) × FullScale_Counts

Uygulamalı örnek — 0–20 mA tam ölçekte ve 16384 sayımda, 4–20 mA modunda 1746-NI4:

• Input_Min = (4 ÷ 20) × 16384 ≈ 3277
• Input_Max = 16384
• 0–20 bar için: Scaled_Min = 0, Scaled_Max = 20

Verici aralığı gerektiriyorsa aynı ham sınırlar −1 ile +6 bar gibi kaydırılmış bir mühendislik aralığını da destekler.

Etkin çözünürlük ve “13,67 bit”

0–20 mA tam ölçekli 14 bit aralıkta 4–20 mA çalıştırmak, 16384 sayımın yalnızca 13107'sini kullanır. log₂(13107) ≈ 13,67 bit. Bu kayıp, daha geniş ADC penceresindeki canlı sıfır ofsetinin doğal sonucudur; bir yapılandırma hatası değildir. ADC'yi yerel olarak 4–20 mA aralığına yeniden ölçekleyen kartlar (örneğin 4–20 mA kanal modundaki 1756-IF16), etkin 16 mA aralığı boyunca daha yüksek etkin çözünürlük sağlar.

Studio 5000 yapılandırma adımları

1. Modül özelliklerini açın ve yapılandırılmış giriş aralığı ile veri formatını kaydedin.
2. Sinyalin alt ve üst uç noktalarına karşılık gelen tamsayı sayımlarını bulun.
3. Vericinin mühendislik sınırlarını Scaled_Min / Scaled_Max olarak girin.
4. Kanal etiketini SCL Input'a, REAL proses etiketini ise Output'a eşleyin.
5. Birim dönüşümü doğrusal eşlemenin dışında yapılacaksa yalnızca ayrı bir CPT kullanın.

Uygulamada SCL ve CPT karşılaştırması

Tek bir doğrusal verici eşlemesi için SCL daha anlaşılır bir seçim olmaya devam eder; çünkü dört sınır tek bir komutta yer alır ve sonraki teknisyen için kendini belgelendirir. Ölçekleme ifadesinin tek bir denklem içinde ara ofset, karekök tabanlı debi ilişkisi veya çok adımlı birim dönüşümü içermesi gerektiğinde CPT tercih edilir. Modern Logix kontrolörlerinde yürütme süresi farkı göz ardı edilebilir düzeydedir; okunabilirlik ve değişiklik kontrolü daha önemlidir. Bir yolun kasıtlı olarak devre dışı bırakıldığı durumlar dışında, aynı kanalda modül mühendislik birimi ölçeklemesi ile SCL'yi birlikte kullanmayın—çift ölçekleme, devreye alma sırasında sık görülen ve verici kalibrasyon arızasına benzeyen bir hatadır.

Sayım aralığı hesabı ve gerçek mühendislik birimleri

4 mA gönderin ve Scaled_Min değerini doğrulayın; 20 mA gönderin ve Scaled_Max değerini doğrulayın; ardından orta noktayı kontrol edin. Sapma, yanlış sayım sınırları veya yanlış kanal aralığı seçildiği anlamına gelir. Aralık sabitse modül mühendislik birimi ölçeklemesini tercih edin; çalışma sırasında yeniden aralıklandırma veya farklı ham etiketler gerekiyorsa SCL'yi koruyun. Komut için 1756-RM003'e, sayım tabloları için analog modül kullanıcı kılavuzlarına (1746-UM005, 1756-UM009, 1769-UM002) başvurun. Analog ölçekleme standartları, diğer Logix PLC ve PAC varlıkları için kullanılan belgelerle birlikte saklanmalıdır.