General Electric DS200UCPBG5AFB Mark V IO Engine CPU-Platine

Beschreibung

Die DS200UCPBG5AFB fungiert als IO-Engine-CPU-Platine, die von General Electric für die Steuerungssystemserie Mark V entwickelt wurde. Sie arbeitet nativ als Tochterplatine, die auf einer UCIA-Hauptplatine innerhalb der I/O-Kerne montiert ist. Die Platine beherbergt einen 486DX-Prozessor und einen ARCNET-Treiber zur Verwaltung der externen Kommunikation mit verschiedenen Bedienerschnittstellen. Die DS200UCPBG5AFB verfügt über einen Onboard-Mikroprozessor, mehrere PROM-Module, eine interne Architektur für den Direktzugriffsspeicher sowie einen speziellen 7-Schalter-Block. Darüber hinaus beinhaltet das Hardware-Layout eine einzelne Power Control Module (PCM)-Tochterplatine, die ausschließlich für die Ansteuerung der Kommunikationsschleifen mit FMVED-Motorsteuerungskomponenten zuständig ist. Für das physische Stapeln und die Buskommunikation verbindet sich die Platine direkt mit der STCA-Platine über dedizierte Bus- und serielle Anschlüsse.

Merkmale

• Angetrieben von einem leistungsstarken 486DX-Mikroprozessor, unterstützt durch mehrere PROM-Module und Direktzugriffsspeicher.
• Enthält 1 Dual-In-Line-Memory-Modul (DIMM)-Steckplatz sowie 1 manuell konfigurierbaren Schalterblock mit 7 Schaltern.
• Verwendet eine standardmäßige 34-polige Steckerschnittstelle zusätzlich zu einem sekundären Verbindungsstecker zwischen Platinen.
• Verfügt über drei manuell verschiebbare Hardware-Jumper mit den Bezeichnungen JP1, JP2 und JP3 für Tests und Kernabstimmung.
• Beinhaltet einen funktionalen JP2-Jumper zur Konfiguration der spezifischen 486-Lokalbus-Geschwindigkeitsparameter.
• Integriert eine einzelne PCM (Power Control Module)-Tochterplatine zur Ermöglichung direkter Kommunikationsleitungen mit FMVED-Motorsteuerungskomponenten.
• Arbeitet eng mit der Begleitplatine AAHA innerhalb der Steuerkernarchitektur zusammen.
• Ist mit einer standardmäßigen Normalbeschichtung der Leiterplatte versehen, um kritische Mikrokomponenten zu schützen.

Anwendungen

• Verarbeitung und Ausführung von Anwendungen im Mark V Kernsteuerungssystem.
• Motorsteuerungs-Kommunikationsschnittstellen in Verbindung mit FMVED-Motorsteuerungen.
• Externe Bedienerschnittstellen-Datenweiterleitung über integrierte ARCNET-Treiberhardware.
• Gestapelte I/O-Kernverarbeitungseinheiten, montiert auf STCA- und UCIA-Hauptplatinen.

Technische Spezifikationen

Anschlüsse/Schnittstellen

Installationsanleitung

• DIMM-Tausch: Beim Austausch der Platine ist der DIMM-Steckplatz der Ersatzplatine werkseitig leer. Entfernen Sie vorsichtig den vorhandenen DIMM aus der alten Platine und setzen Sie ihn gemäß den ursprünglichen Handbuchanweisungen in die Ersatzplatine ein, um physische Beschädigungen zu vermeiden.
• Jumper-Konfiguration: Stellen Sie sicher, dass die verbliebenen Jumper JP1 und JP3 unangetastet bleiben, da sie ausschließlich für Werksprüfungen reserviert sind. Passen Sie den konfigurierbaren JP2-Jumper vor dem Systemstart an die erforderlichen 486-Lokalbus-Geschwindigkeitsvorgaben an.
• Gehäusemontage: Richten Sie die Stecker J1 und J3 sorgfältig aus, wenn Sie die Tochterplatinenkonfiguration auf der UCIA-Hauptplatine und der darunterliegenden STCA-Platine befestigen, um eine Verformung der Pins zu vermeiden.