El ejercicio clásico —tres interruptores SPST controlan una luz de modo que cualquier interruptor individual altere la salida— se reduce a una OR exclusiva (XOR) de tres entradas (paridad impar). La XOR de dos entradas es un patrón conocido de ramas XIC/XIO cruzadas. Extender ese patrón con una tercera rama en paralelo no lo generaliza: implementa una suma de XOR por pares, que enciende la luz con los tres interruptores cerrados cuando la especificación exige únicamente paridad impar. La solución aceptada es un bit de relé interno que almacena A⊕B y, después, una segunda etapa que calcula (A⊕B)⊕C.

La paridad impar en tres entradas mantenidas es XOR, no una estructura inclusiva de tres ramas.

Tabla de verdad (1 = cerrado)

Referencia de dos entradas

|--[S1 XIC]-+-[S2 XIO]-+
|           |          +--( Light )--|
|--[S1 XIO]-[S2 XIC]---+             |

Asigne I:1/0, I:1/1 → O:2/0 en los simuladores LogixPro/RSLogix 500 (o en etiquetas BOOL en Logix Designer). Verifique las cuatro filas antes de añadir S3.

Por qué falla la tercera rama en paralelo

Y = (S1⊕S2) ∨ (S1⊕S3) ∨ (S2⊕S3) se evalúa como verdadero para la fila con los tres interruptores cerrados porque cada par es diferente. Los estudiantes describen el síntoma como que la luz «se queda encendida» cuando se cierran dos interruptores. Ese es un comportamiento OR inclusivo por pares, no XOR.

Encadene XOR mediante B3:0/0 (o una etiqueta BOOL); no conecte en paralelo etapas OR por pares.

Implementación con bit interno

Peldaño 2 — S1 XOR S2 -> B3:0/0
|--[I:1/0 XIC]-+-[I:1/1 XIO]-+
|              |             +--( B3:0/0 )--|
|--[I:1/0 XIO]-[I:1/1 XIC]---+              |

Peldaño 3 — S1 XOR S2 -> O:2/0
|--[B3:0/0 XIC]-+-[I:1/2 XIO]-+
|               |             +--( O:2/0 )--|
|--[B3:0/0 XIO]-[I:1/2 XIC]---+             |

Como XOR es asociativo, el orden de los interruptores no importa. En Logix Designer, las mismas ecuaciones se convierten en XOR_Mid := S1 XOR S2; Light := XOR_Mid XOR S3; para texto estructurado, o patrones de contactos idénticos en etiquetas BOOL. El bit intermedio se escribe en un peldaño y se lee en el siguiente dentro del mismo ciclo de escaneo, lo cual es intencional y estable para este patrón.

Procedimiento en LogixPro / RSLogix 500

1. Confirme los módulos de entrada y salida discretas en el simulador (asignación predeterminada I:1 / O:2)
2. Asegúrese de que exista el archivo binario B3 con bits disponibles, o cree una etiqueta BOOL llamada XOR_Mid en Logix Designer
3. Construya el peldaño 2 que acciona B3:0/0 desde S1 y S2 mediante contactos XIC/XIO cruzados
4. Build rung 3 driving O:2/0 from B3:0/0 and S3 using the same crossed pattern
5. Construye el peldaño 3 controlando O:2/0 desde B3:0/0 y S3 mediante el mismo patrón cruzado
6. Descarga el programa, coloca el procesador en RUN y borra todas las fuerzas antes de recorrer la tabla de verdad

Fuerza momentáneamente cada LED de entrada y la lámpara de salida una vez para comprobar el cableado; después, borra las fuerzas

Los diagnósticos opcionales conservan ambos elementos intermedios: B3:0/0 = S1 XOR S2 y B3:0/1 = intermedio XOR S3; después, controla la lámpara desde B3:0/1 para que los monitores en línea puedan interrumpir la cadena en cualquiera de las dos etapas. Las instrucciones XOR a nivel de palabra pueden agrupar muchas entradas para comprobar la paridad, pero ocultan el patrón didáctico para tres interruptores. Evita las expansiones de De Morgan que intentan expresar “no cualquier par verdadero” como un bosque de contactos: la cascada de bits internos sigue siendo la forma más fácil de mantener, tanto en bancos de entrenamiento como en selectores de modo de producción.

Recorre las ocho filas de paridad antes de la aprobación final

1. Recorre las ocho filas de la tabla de verdad con las fuerzas borradas
2. Confirma que tres interruptores cerrados encienden la lámpara (paridad impar)
3. Activa cada interruptor por separado y comprueba que la salida cambie
4. Si la lámpara queda encendida con dos entradas, todavía tienes lógica OR por pares
5. Opcional: genera una alarma cuando dos interruptores de modo mantenidos indiquen verdadero después del antirrebote en máquinas reales
6. Documenta la identidad booleana (A XOR B) XOR C en los comentarios del peldaño para el siguiente editor

Nombra los elementos intermedios según su función (XOR_Mid, ModeParity), en lugar de usar bits anónimos, para que la siguiente edición siga siendo legible. Aplica la misma disciplina en todas las flotas estandarizadas bajo sistemas PLC y PAC.