Papan CPU Enjin IO General Electric DS200UCPBG5AFB Mark V

Deskripsi

DS200UCPBG5AFB berfungsi sebagai papan CPU Enjin IO yang direka oleh General Electric untuk siri sistem kawalan Mark V. Beroperasi secara asli sebagai papan anak yang dipasang pada papan induk UCIA dalam teras I/O, papan ini mengandungi pemproses 486DX dan pemacu ARCNET untuk mengurus komunikasi luaran dengan pelbagai antara muka operator. DS200UCPBG5AFB dilengkapi dengan satu mikroprosesor di papan, beberapa modul PROM, seni bina memori capaian rawak dalaman, dan blok suis khusus yang mengandungi 7 suis. Selain itu, susun atur perkakasan ini menggabungkan satu papan anak Modul Kawalan Kuasa (PCM) yang dikhaskan khusus untuk memacu gelung komunikasi dengan komponen pengawal motor FMVED. Untuk penumpukan fizikal dan komunikasi bas, papan ini berinteraksi secara langsung dengan papan STCA melalui sambungan bas dan serial khusus.

Ciri-ciri

• Digerakkan oleh mikroprosesor 486DX berprestasi tinggi yang disokong oleh beberapa modul PROM dan memori capaian rawak.
• Termasuk 1 penyambung modul memori dwi dalam talian (DIMM) bersama satu blok suis yang boleh dikonfigurasikan secara manual mengandungi 7 suis.
• Menggunakan antara muka penyambung standard 34-pin selain penyambung lampiran antara papan sekunder.
• Mempunyai tiga jumper perkakasan yang boleh digerakkan secara manual yang dinamakan JP1, JP2, dan JP3 untuk ujian dan penyelarasan teras.
• Mengandungi jumper JP2 yang berfungsi untuk mengkonfigurasi parameter kelajuan bas tempatan 486 tertentu.
• Mengintegrasikan satu papan anak PCM (Modul Kawalan Kuasa) untuk memudahkan talian komunikasi langsung dengan komponen pengawal motor FMVED.
• Bekerjasama rapat dengan papan AAHA yang seiring dalam seni bina teras kawalan.
• Dibina dengan gaya salutan papan litar biasa untuk melindungi komponen mikro kritikal.

Aplikasi

• Pemprosesan sistem kawalan teras Mark V dan pelaksanaan aplikasi.
• Antara muka komunikasi kawalan motor yang dihubungkan dengan pengawal motor FMVED.
• Penghalaan data antara muka operator luaran melalui perkakasan pemacu ARCNET yang terintegrasi.
• Pemasangan pemprosesan teras I/O bertingkat yang dipasang pada papan induk STCA dan UCIA.

Spesifikasi Teknikal

Sambungan/Antara Muka

Garis Panduan Pemasangan

• Penukaran DIMM: Apabila menggantikan papan, slot DIMM pada unit pengganti tiba kosong dari kilang. Keluarkan DIMM sedia ada dari papan lama dengan berhati-hati dan masukkan ke dalam papan pengganti mengikut panduan manual asal untuk mengelakkan kerosakan fizikal.
• Konfigurasi Jumper: Pastikan jumper vestigial JP1 dan JP3 tidak disentuh kerana ia dikhaskan untuk ujian kilang sahaja. Laraskan jumper boleh ubah JP2 untuk menyesuaikan spesifikasi kelajuan bas tempatan 486 yang diperlukan sebelum sistem dihidupkan.
• Pemasangan Casing: Selaraskan penyambung J1 dan J3 dengan teliti semasa memasang konfigurasi papan anak pada papan induk UCIA dan pemasangan papan STCA di bawahnya untuk mengelakkan kerosakan pin.