Placa de CPU del motor de E/S Mark V DS200UCPBG5AFB de General Electric

Descrição

A DS200UCPBG5AFB funciona como uma placa de CPU do mecanismo de E/S, projetada pela General Electric para a série de sistemas de controle Mark V. Operando nativamente como uma placa-filha montada em uma placa-mãe UCIA dentro dos núcleos de E/S, a placa abriga um processador 486DX e um driver ARCNET para gerenciar comunicações externas com várias interfaces de operador. A DS200UCPBG5AFB conta com um microprocessador integrado, vários módulos PROM, uma arquitetura interna de memória de acesso aleatório e um bloco especializado de 7 interruptores. Além disso, o layout do hardware incorpora uma única placa-filha Power Control Module (PCM), dedicada exclusivamente ao acionamento de loops de comunicação com componentes controladores de motor FMVED. Para empilhamento físico e comunicação de barramento, a placa faz interface direta com a placa STCA por meio de conexões dedicadas de barramento e seriais.

Recursos

• Acionada por um microprocessador 486DX de alto desempenho, com suporte de vários módulos PROM e memória de acesso aleatório.
• Inclui 1 conector para módulo de memória em linha dupla (DIMM), além de 1 bloco de interruptores configurável manualmente com 7 interruptores.
• Utiliza uma interface de conector padrão de 34 pinos, além de um conector secundário de acoplamento entre placas.
• Possui três jumpers de hardware ajustáveis manualmente, identificados como JP1, JP2 e JP3, para testes e ajuste do núcleo.
• Conta com um jumper JP2 funcional, usado para configurar os parâmetros específicos de velocidade do barramento local 486.
• Integra uma única placa-filha PCM (Power Control Module) para facilitar linhas de comunicação direta com componentes controladores de motor FMVED.
• Opera em estreita colaboração com a placa AAHA complementar dentro da arquitetura do núcleo de controle.
• Construída com um revestimento de placa de circuito padrão, para proteger os microcomponentes críticos.

Aplicações

• Processamento e execução de aplicações do sistema de controle do núcleo Mark V.
• Interfaces de comunicação de controle de motor conectadas a controladores de motor FMVED.
• Roteamento de dados de interfaces de operador externas por meio do hardware de driver ARCNET integrado.
• Conjuntos empilhados de processamento de núcleo de E/S montados sobre placas-mãe STCA e UCIA.

Especificações técnicas

Conexões/interfaces

Diretrizes de instalação

• Substituição do DIMM: Ao substituir a placa, o slot DIMM da unidade de reposição vem vazio de fábrica. Remova cuidadosamente o DIMM existente da placa antiga e insira-o na placa de reposição seguindo as instruções do manual original para evitar danos físicos.
• Configuração dos jumpers: Certifique-se de que os jumpers residuais JP1 e JP3 permaneçam intocados, pois são reservados apenas para testes de fábrica. Ajuste o jumper JP2 configurável de acordo com as especificações necessárias de velocidade do barramento local 486 antes da inicialização do sistema.
• Montagem no chassi: Alinhe cuidadosamente os conectores J1 e J3 ao fixar a configuração da placa-filha sobre a placa-mãe UCIA e o conjunto da placa STCA subjacente, para evitar a deformação dos pinos.