Placa CPU do Motor IO General Electric DS200UCPBG5AFB Mark V

Descrição

A DS200UCPBG5AFB funciona como uma placa CPU do motor de E/S projetada pela General Electric para a série de sistemas de controle Mark V. Operando nativamente como uma placa filha montada em uma placa-mãe UCIA dentro dos núcleos de E/S, a placa abriga um processador 486DX e um driver ARCNET para gerenciar comunicações externas com várias interfaces de operador. A DS200UCPBG5AFB possui um microprocessador onboard, múltiplos módulos PROM, uma arquitetura interna de memória de acesso aleatório e um bloco especializado de 7 interruptores. Além disso, o layout do hardware incorpora uma única placa filha do Módulo de Controle de Energia (PCM) dedicada exclusivamente a conduzir os loops de comunicação com componentes do controlador de motor FMVED. Para empilhamento físico e comunicação de barramento, a placa se conecta diretamente à placa STCA por meio de conexões dedicadas de barramento e serial.

Características

• Movida por um microprocessador 486DX de alto desempenho suportado por múltiplos módulos PROM e memória de acesso aleatório.
• Inclui 1 conector para módulo de memória dual in-line (DIMM) junto com 1 bloco de interruptores configurável manualmente contendo 7 interruptores.
• Utiliza uma interface padrão de conector de 34 pinos além de um conector secundário de fixação entre placas.
• Possui três jumpers de hardware móveis manualmente designados como JP1, JP2 e JP3 para testes e ajuste do núcleo.
• Contém um jumper funcional JP2 usado para configurar os parâmetros específicos da velocidade do barramento local 486.
• Integra uma única placa filha PCM (Módulo de Controle de Energia) para facilitar linhas de comunicação direta com componentes do controlador de motor FMVED.
• Opera em estreita colaboração com a placa companheira AAHA dentro da arquitetura do núcleo de controle.
• Construída com um estilo padrão de revestimento normal da placa de circuito para proteger microcomponentes críticos.

Aplicações

• Processamento do sistema de controle núcleo Mark V e execução de aplicações.
• Interfaces de comunicação para controle de motor vinculadas a controladores de motor FMVED.
• Roteamento de dados da interface externa do operador via hardware integrado do driver ARCNET.
• Montagens empilhadas de processamento do núcleo de E/S montadas nas placas-mãe STCA e UCIA.

Especificações Técnicas

Conexões/Interfaces

Diretrizes de Instalação

• Troca do DIMM: Ao substituir a placa, o slot DIMM na unidade de reposição chega vazio de fábrica. Extraia cuidadosamente o DIMM existente da placa antiga e insira-o na placa de reposição seguindo as diretrizes do manual original para evitar danos físicos.
• Configuração dos Jumpers: Certifique-se de que os jumpers vestigiais JP1 e JP3 permaneçam intactos, pois são reservados apenas para testes de fábrica. Ajuste o jumper personalizável JP2 para corresponder às especificações necessárias da velocidade do barramento local 486 antes da inicialização do sistema.
• Montagem no Chassi: Alinhe cuidadosamente os conectores J1 e J3 ao fixar a configuração da placa filha na placa-mãe UCIA e na montagem da placa STCA subjacente para evitar distorção dos pinos.