Placa CPU del motor IO General Electric DS200UCPBG5AFB Mark V

Descripción

La DS200UCPBG5AFB funciona como una placa CPU de motor IO diseñada por General Electric para la serie de sistemas de control Mark V. Operando de forma nativa como una tarjeta hija montada en una placa base UCIA dentro de los núcleos de E/S, la placa alberga un procesador 486DX y un controlador ARCNET para gestionar las comunicaciones externas con diversas interfaces de operador. La DS200UCPBG5AFB cuenta con un microprocesador a bordo, múltiples módulos PROM, una arquitectura interna de memoria de acceso aleatorio y un bloque especializado de 7 interruptores. Además, el diseño del hardware incorpora una única tarjeta hija del Módulo de Control de Potencia (PCM) dedicada exclusivamente a manejar los bucles de comunicación con los componentes del controlador de motor FMVED. Para el apilamiento físico y la comunicación por bus, la placa se conecta directamente con la placa STCA mediante conexiones dedicadas de bus y serie.

Características

• Impulsada por un microprocesador 486DX de alto rendimiento respaldado por múltiples módulos PROM y memoria de acceso aleatorio.
• Incluye 1 conector para módulo de memoria de línea dual (DIMM) junto con 1 bloque de interruptores configurable manualmente que contiene 7 interruptores.
• Utiliza una interfaz estándar de conector de 34 pines además de un conector secundario para conexión entre placas.
• Cuenta con tres puentes de hardware movibles manualmente designados como JP1, JP2 y JP3 para pruebas y ajuste del núcleo.
• Incluye un puente funcional JP2 utilizado para configurar los parámetros específicos de velocidad del bus local 486.
• Integra una única tarjeta hija PCM (Módulo de Control de Potencia) para facilitar líneas de comunicación directa con los componentes del controlador de motor FMVED.
• Opera en estrecha colaboración con la placa compañera AAHA dentro de la arquitectura del núcleo de control.
• Construida con un estilo estándar de recubrimiento normal de placa de circuito para proteger los microcomponentes críticos.

Aplicaciones

• Procesamiento y ejecución de aplicaciones del sistema de control núcleo Mark V.
• Interfaces de comunicación para control de motores vinculadas con controladores de motor FMVED.
• Enrutamiento de datos de interfaces externas de operador mediante hardware integrado de controlador ARCNET.
• Ensamblajes apilados de núcleos de E/S montados en placas base STCA y UCIA.

Especificaciones Técnicas

Conexiones/Interfaces

Guías de Instalación

• Intercambio de DIMM: Al reemplazar la placa, la ranura DIMM en la unidad de reemplazo llega vacía de fábrica. Extraiga cuidadosamente el DIMM existente de la placa antigua e insértelo en la placa de reemplazo siguiendo las directrices del manual original para evitar daños físicos.
• Configuración de Puentes: Asegúrese de que los puentes vestigiales JP1 y JP3 permanezcan intactos ya que están reservados solo para pruebas de fábrica. Ajuste el puente personalizable JP2 para que coincida con las especificaciones requeridas de velocidad del bus local 486 antes de arrancar el sistema.
• Montaje en Chasis: Alinee cuidadosamente los conectores J1 y J3 al asegurar la configuración de la tarjeta hija en la placa base UCIA y el ensamblaje subyacente de la placa STCA para evitar la distorsión de los pines.