Placa de CPU del motor de E/S Mark V DS200UCPBG5AFB de General Electric

Descripción

La DS200UCPBG5AFB funciona como una placa de CPU del motor de E/S diseñada por General Electric para la serie de sistemas de control Mark V. Opera de forma nativa como una placa secundaria montada sobre una placa base UCIA dentro de los núcleos de E/S. La placa incorpora un procesador 486DX y un controlador ARCNET para gestionar las comunicaciones externas con diversas interfaces de operador. La DS200UCPBG5AFB cuenta con un microprocesador integrado, varios módulos PROM, una arquitectura de memoria de acceso aleatorio interna y un bloque especializado de 7 interruptores. Además, el diseño del hardware incorpora una única placa secundaria del módulo de control de potencia (PCM), dedicada exclusivamente a controlar los bucles de comunicación con componentes controladores de motores FMVED. Para el apilamiento físico y la comunicación mediante bus, la placa se conecta directamente a la placa STCA mediante conexiones de bus y serie dedicadas.

Características

• Impulsada por un microprocesador 486DX de alto rendimiento, compatible con varios módulos PROM y memoria de acceso aleatorio.
• Incluye 1 conector para módulo de memoria dual en línea (DIMM), junto con 1 bloque de interruptores configurable manualmente que contiene 7 interruptores.
• Utiliza una interfaz de conector estándar de 34 pines, además de un conector secundario de conexión entre placas.
• Cuenta con tres puentes de hardware móviles manualmente, designados como JP1, JP2 y JP3, para pruebas y ajuste del núcleo.
• Incorpora un puente JP2 funcional utilizado para configurar los parámetros específicos de velocidad del bus local 486.
• Integra una única placa secundaria PCM (módulo de control de potencia) para facilitar las líneas de comunicación directa con los componentes controladores de motores FMVED.
• Funciona en estrecha coordinación con la placa complementaria AAHA dentro de la arquitectura del núcleo de control.
• Está fabricada con un recubrimiento normal estándar para placas de circuito, que protege los microcomponentes críticos.

Aplicaciones

• Procesamiento y ejecución de aplicaciones del sistema de control del núcleo Mark V.
• Interfaces de comunicación para el control de motores conectadas con controladores de motores FMVED.
• Enrutamiento de datos de interfaces de operador externas mediante el hardware del controlador ARCNET integrado.
• Conjuntos apilados de procesamiento de núcleos de E/S montados sobre placas base STCA y UCIA.

Especificaciones técnicas

Conexiones e interfaces

Directrices de instalación

• Sustitución del DIMM: Al reemplazar la placa, la ranura DIMM de la unidad de sustitución viene vacía de fábrica. Extraiga cuidadosamente el DIMM existente de la placa antigua e insértelo en la placa de sustitución siguiendo las instrucciones del manual original para evitar daños físicos.
• Configuración de los puentes: Asegúrese de no modificar los puentes JP1 y JP3, ya que están reservados exclusivamente para las pruebas de fábrica. Ajuste el puente personalizable JP2 para que coincida con las especificaciones de velocidad del bus local 486 requeridas antes de iniciar el sistema.
• Montaje en el chasis: Alinee cuidadosamente los conectores J1 y J3 al fijar la configuración de la placa secundaria sobre la placa base UCIA y el conjunto de la placa STCA subyacente para evitar la deformación de los pines.