ABB Stromberg MEM86-3X192K programmierbare Speicherplatine

Produktübersicht

Das MEM86-3X192K (MEM86-3*192K) ist eine hochdichte Speicherplatine für allgemeine Anwendungen, die speziell für Allen-Bradley-/Stromberg-Digital-Reference-Controller-(DRC)-Rack-Systeme entwickelt wurde. Zur Konsolidierung des Hardwarebedarfs ersetzt ein einzelnes MEM86-3X192K bis zu drei unabhängige ältere MEM86-192K-Platinen. Dieses Modul bietet eine äußerst flexible Architektur und unterstützt eine hybride Kombination aus 32-KByte-EPROMs für Firmware, statischem CMOS-RAM (SRAM) für die schnelle Programmspeicherung und EEPROMs für die nichtflüchtige Programmsicherung. Durch die Integration der Funktionen von Command Line Interpreter (CLIM) und Block Memory (BLKM) auf einer einzigen Leiterplatte optimiert es den Platzbedarf im Rack und erhöht zugleich die Zuverlässigkeit der Datenverarbeitung in leistungsstarken Motorantrieben und industriellen Steuerungssystemen.

Technische Daten

Häufig gestellte Fragen

Was sind die wesentlichen Unterschiede zwischen den Konfigurationen MS4, ME3 und MS5?

Die 3100-MS4 ist die grundlegende Speicherplatine mit CLIM- und Block-Memory-Firmware. Die 3100-ME3 dient ausschließlich als Backup-Speicherplatine und verfügt über EEPROM-Speicher mit hoher Kapazität. Die 3100-MS5 ist eine hybride Lösung „Basis + Backup“, die die Firmware-Ausführung mit EEPROM-Redundanz für kritische Parameter kombiniert.

Wie wird die integrierte Batterie für die Datenerhaltung im SRAM verwaltet?

Die integrierte Ni-Cd-Batterie wird automatisch geladen, sobald das Rack mit Strom versorgt wird. Sie hält während des Ausschaltens speziell die Spannung für stromsparende CMOS-SRAM-Schaltungen aufrecht. Beachten Sie, dass die Dauer der Datenerhaltung stark von der Umgebungstemperatur abhängt; kühlere Umgebungen verlängern den Zeitraum bis zur Selbstentladung der Batterie.

Kann ich verschiedene Speicherchips in derselben Gruppe kombinieren?

Speichergruppen werden paarweise zugeordnet, um eine Wortlänge von 16 Bit zu erreichen. Daher müssen alle Speicherbausteine eines Paares (z. B. zwei Chips mit je 32 KByte) vom gleichen Typ sein und dieselbe Geschwindigkeit aufweisen, damit eine synchrone Datenverarbeitung gewährleistet und Busfehler verhindert werden.

Verfügt die Platine über eine integrierte Spannungsüberwachung?

Die Platine verfügt über keine integrierte Spannungsüberwachung, sondern nutzt stattdessen das /PWF (Power Fail) -Signal des Systembusses. Wenn dieses Signal auf den Zustand „0“ fällt, werden alle Speicherauswahlsignale gesperrt, um eine Datenbeschädigung bei instabiler Stromversorgung zu verhindern.

Leitfaden für Engineering und Installation

• Kalibrierung von Mikroschaltern und Jumpern: Überprüfen Sie vor der Installation die Einstellungen der Mikroschalter (S23, S25, S27) für die drei E/A-Adressbereiche. Da diese Platine drei separate ältere Platinen ersetzt, führen falsche Schalterstellungen zu Adresskonflikten auf der DRC-Backplane.

• Logik der Speicherzuordnung: Die Adressbereiche werden durch das höchstwertige Adressbit (A14) getrennt. Stellen Sie sicher, dass die A14-Bits aufeinanderfolgender Zuordnungsadressen unterschiedliche Zustände aufweisen, um zu verhindern, dass für zwei verschiedene Softwarezuordnungen derselbe physische Schaltkreis ausgewählt wird.

• Wärmemanagement: Bei Systemen, die batteriegepuffertes SRAM für kritische Daten verwenden, sollte die Gehäusetemperatur nach Möglichkeit unter 40 °C gehalten werden. Hohe Umgebungstemperaturen beschleunigen die Selbstentladung der Ni-Cd-Batterie erheblich und verkürzen ihre gesamte Lebensdauer.

• Firmware-Austausch: Achten Sie beim Austausch von EPROMs (Firmware) darauf, dass die Chips mit der richtigen Ausrichtung in den Sockeln sitzen. Standard-27256-EPROMs sollten mit ESD-sicheren Werkzeugen gehandhabt werden, um latente Schäden am Gate zu vermeiden.