ABB Stromberg MEM86-3X192K programmierbare Speicherkarte

Produktübersicht

Das MEM86-3X192K (MEM86-3*192K) ist eine hochdichte, universelle Speicherplatine, die speziell für die Allen-Bradley/Stromberg Digital Reference Controller (DRC) Rack-Systeme entwickelt wurde. Entwickelt, um Hardware-Fußabdrücke zu konsolidieren, ersetzt ein einzelnes MEM86-3X192K bis zu drei unabhängige MEM86-192K Legacy-Boards. Dieses Modul bietet eine äußerst flexible Architektur und unterstützt eine hybride Mischung aus 32 KByte EPROMs für Firmware, CMOS-typischem Static RAM (SRAM) für Hochgeschwindigkeits-Programmspeicherung und EEPROMs für nichtflüchtige Programmsicherung. Durch die Integration der Command Line Interpreter (CLIM) und Block Memory (BLKM) Funktionen auf einer einzigen Leiterplatte optimiert es den Rack-Platz und erhöht gleichzeitig die Datenverarbeitungszuverlässigkeit von Hochleistungs-Motorantrieben und industriellen Steuerungssystemen.

Technische Spezifikationen

FAQs

Was sind die Hauptunterschiede zwischen den MS4-, ME3- und MS5-Konfigurationen?

Das 3100-MS4 ist die Basis-Speicherplatine mit CLIM- und Block Memory-Firmware. Das 3100-ME3 dient ausschließlich als Backup-Speicherplatine mit hochkapazitivem EEPROM-Speicher. Das 3100-MS5 ist eine hybride „Basic + Backup“-Lösung, die Firmware-Ausführung mit EEPROM-Redundanz für kritische Parameter kombiniert.

Wie wird die Onboard-Batterie für die SRAM-Datenhaltung verwaltet?

Die integrierte Ni-Cd-Batterie wird automatisch geladen, sobald das Rack mit Strom versorgt wird. Sie hält speziell die Spannung für die stromsparenden CMOS-SRAM-Schaltungen während des Stromausfalls aufrecht. Beachten Sie, dass die Haltezeit stark von der Umgebungstemperatur abhängt; kühlere Umgebungen verlängern den Selbstentladungszyklus der Batterie.

Kann ich verschiedene Speicherchips in derselben Gruppe mischen?

Speichergruppen werden paarweise zugeordnet, um eine 16-Bit-Wortlänge zu erreichen. Daher muss jedes Paar von Speicherschaltungen (z. B. zwei 32 KByte Chips) vom gleichen Typ und mit gleicher Geschwindigkeit sein, um eine synchronisierte Datenverarbeitung zu gewährleisten und Busfehler zu vermeiden.

Bietet die Platine eine eingebaute Spannungsüberwachung?

Die Platine verfügt nicht über eine eigene Spannungsüberwachung; stattdessen wird das /PWF (Power Fail) Signal vom Systembus verwendet. Wenn dieses Signal auf „0“ fällt, werden alle Speicher-Auswahlsignale blockiert, um Datenkorruption bei Strominstabilität zu verhindern.

Technische Anleitung & Installation

• Mikroschalter- & Jumper-Kalibrierung: Vor der Installation müssen die Mikroschalter-Einstellungen (S23, S25, S27) für die drei I/O-Adressbereiche überprüft werden. Da diese Platine drei separate Legacy-Boards ersetzt, führen falsche Schalterstellungen zu Adresskonflikten auf der DRC-Rückwand.

• Speicherzuordnungslogik: Adressbereiche werden durch das höchstwertige Adressbit (A14) getrennt. Stellen Sie sicher, dass aufeinanderfolgende Kartenadressen unterschiedliche A14-Bit-Zustände haben, um zu vermeiden, dass dieselbe physische Schaltung für zwei verschiedene Softwarezuordnungen ausgewählt wird.

• Thermisches Management: Für Systeme, die den batteriegepufferten SRAM für kritische Daten nutzen, sollte die Gehäusetemperatur möglichst unter 40 °C gehalten werden. Hohe Umgebungstemperaturen beschleunigen erheblich die Selbstentladung der Ni-Cd-Batterie und verkürzen deren Gesamtlebensdauer.

• Firmware-Austausch: Beim Austausch von EPROMs (Firmware) ist darauf zu achten, dass die Chips korrekt in den Sockeln sitzen. Standard-27256-EPROMs sollten mit ESD-sicheren Werkzeugen gehandhabt werden, um latente Gate-Schäden zu vermeiden.