Description
Conçu pour gérer des traitements industriels exigeants, le Mitsubishi Electric Q13UDHCPU est un processeur PLC Universal Q-Series haute performance destiné aux architectures d'automatisation complexes. Intégrant une exécution de séquençage et de programmation structurée à la pointe, ce module offre la vitesse de calcul et la bande passante mémoire nécessaires à la synchronisation rapide dans la fabrication discrète, l'emballage et le contrôle de processus lourds. Il s'intègre nativement au système backplane MELSEC Q Series, facilitant une communication à faible latence avec les modules numériques, analogiques et fonctionnels intelligents.
Caractéristiques clés
-
Exécution rapide des instructions : Vitesse de traitement de 9,5 ns pour les instructions de séquence LD de base et 19 ns pour les instructions de transfert de données MOV.
-
Allocations mémoire importantes : Capacité de programme de 130K étapes associée à 520 Ko de mémoire programme intégrée et 1024 Ko de RAM standard.
-
Nombreux E/S physiques et logiques : Contrôle jusqu'à 4096 points d'E/S physiques directement, avec accès à 8192 points d'appareils via mappage mémoire direct.
-
Support système multi-CPU : Dispose d'une zone mémoire partagée multi-CPU haute vitesse de 32 Ko pour les architectures de contrôle coordonné.
-
Environnements de programmation flexibles : Entièrement compatible avec Relay Symbol, MELSAP 3 (SFC), MELSAP-L, blocs fonctionnels (FB) et langages Structured Text (ST).
Applications
- Lignes de production automobile et d'assemblage multi-axes à grande vitesse.
- Machines de fabrication électronique et semi-conducteurs de précision.
- Réseaux logistiques multi-niveaux pour la manutention, le tri et l'entreposage des matériaux.
- Systèmes complets d'instrumentation de processus nécessitant une exécution distribuée des E/S.
Spécifications techniques
| Paramètre |
Valeurs des spécifications |
| Fabricant |
Mitsubishi Electric |
| Code modèle |
Q13UDHCPU |
| Type de série |
MELSEC Q Series (Universal QCPU) |
| Méthode d'exécution du contrôle |
Exécution cyclique/itérative du programme stocké |
| Capacité du programme |
130K étapes (520 Ko) |
| RAM standard (Drive 3) |
1024 Ko |
| ROM standard (Drive 4) |
2048 Ko |
| Points d'E/S physiques |
4096 points (X/Y 0 à FFF) |
| Consommation de courant interne (5V DC) |
0,39 A |
| Plage de température de fonctionnement |
0 à 55 °C (ambiant) |
| Plage de température de stockage |
-25 à 75 °C |
| Dimensions du module (L x H x P) |
27,4 mm x 98 mm x 89,3 mm |
| Masse unitaire |
0,20 kg |
| Poids d'expédition (calculé) |
1,2 kg |
Connexions et interfaces
| Type d'interface |
Affectation fonctionnelle & Description |
| Port USB |
Interface physique Mini-B ; prend en charge le téléchargement/téléversement rapide de programmes et les diagnostics en ligne via GX Works2. |
| Port RS-232 |
Interface D-Sub 9 broches pour communication série héritée, interfaces HMI directes et télémétrie périphérique. |
| Interface de carte mémoire |
Emplacement dédié acceptant des cartes SRAM (jusqu'à 8 Mo), Flash (jusqu'à 4 Mo) ou ATA (jusqu'à 32 Mo) pour le stockage de base de données et de firmware. |
Aperçus empiriques d'ingénierie
Modèles alternatifs et compatibilité
Le Q13UDHCPU sert de voie de mise à niveau directe pour les processeurs Q02HCPU et Q06HCPU plus anciens. Cependant, notez que bien que le facteur de forme et l'installation sur le backplane restent identiques, la transition des anciens modèles haute performance vers les modèles universels nécessite de compiler la base de données de configuration du projet dans GX Works2 et d'ajuster les plannings des tâches pour éviter les variations de temps de cycle dues aux temps d'exécution internes plus rapides.
Pièges d'application et notes d'ingénierie
Lors de l'utilisation de plusieurs CPU sur un backplane partagé, l'interface du bus CPU à haute vitesse consomme la bande passante mémoire partagée. Les développeurs doivent configurer des structures d'interverrouillage appropriées dans la région mémoire partagée de 32 Ko pour éviter les chevauchements d'accès en écriture, ce qui peut déclencher des erreurs de watchdog système (WDT) et arrêter les boucles de contrôle de processus.
Mise en service et stratégies de sauvegarde
Pour protéger contre la dégradation de la batterie et la corruption soudaine de la logique d'arrêt, mettez en service des sauvegardes ROM standard. Nous recommandons de structurer les programmes de démarrage automatique du firmware pour qu'ils se chargent directement depuis le lecteur 4 (ROM standard) au démarrage. De plus, configurez les partitions de la carte mémoire lors de la configuration initiale à l'aide de l'utilitaire de répartition de mémoire diagnostique dans l'IDE.
Directives d'installation
AVERTISSEMENT CRITIQUE : Assurez-vous que toute alimentation de l'unité de base principale (backplane) et des bornes d'E/S externes est complètement déconnectée avant d'insérer ou de retirer le module CPU. Ne pas isoler les tensions de commande externes peut entraîner une corruption du bus de données du backplane, des dommages matériels permanents ou des arrêts de système pour cause de faute.
1
Alignez la languette de guidage inférieure du module CPU avec l'interface de la fente de l'unité de base.
2
Poussez doucement le haut du module vers l'avant jusqu'à ce que le loquet de sécurité s'enclenche sur le cadre de support du backplane.
3
Serrez la vis de sécurité intégrée (le cas échéant) pour éviter les déconnexions dues aux vibrations.
4
Connectez la batterie de secours au lithium à la prise de borne de batterie désignée avant d'exécuter les diagnostics de configuration du système.