Carte processeur du moteur d’E/S General Electric DS200UCPBG5AFB Mark V

Description

La DS200UCPBG5AFB est une carte CPU de moteur d’E/S conçue par General Electric pour la série de systèmes de commande Mark V. Fonctionnant nativement comme une carte fille montée sur une carte mère UCIA au sein des cœurs d’E/S, elle intègre un processeur 486DX et un pilote ARCNET pour gérer les communications externes avec différentes interfaces opérateur. La DS200UCPBG5AFB comprend un microprocesseur intégré, plusieurs modules PROM, une architecture de mémoire vive interne et un bloc spécialisé de 7 commutateurs. En outre, sa configuration matérielle intègre une seule carte fille Power Control Module (PCM), exclusivement dédiée à la gestion des boucles de communication avec les composants de commande de moteur FMVED. Pour l’empilement physique et la communication sur le bus, la carte s’interface directement avec la carte STCA par des connexions de bus et série dédiées.

Caractéristiques

• Propulsée par un microprocesseur 486DX hautes performances, pris en charge par plusieurs modules PROM et de la mémoire vive.
• Comprend 1 connecteur de module de mémoire double en ligne (DIMM) ainsi qu’un bloc de commutateurs à configuration manuelle contenant 7 commutateurs.
• Utilise une interface de connecteur standard à 34 broches, en plus d’un connecteur secondaire de liaison intercartes.
• Comprend trois cavaliers matériels mobiles manuellement, désignés JP1, JP2 et JP3, destinés aux tests et au réglage du cœur.
• Intègre un cavalier JP2 fonctionnel servant à configurer les paramètres spécifiques de vitesse du bus local 486.
• Intègre une seule carte fille PCM (Power Control Module) afin de permettre des lignes de communication directes avec les composants de commande de moteur FMVED.
• Fonctionne en étroite association avec la carte AAHA complémentaire au sein de l’architecture du cœur de commande.
• Fabriquée avec un revêtement de circuit imprimé standard afin de protéger les microcomposants critiques.

Applications

• Traitement et exécution des applications du système de commande central Mark V.
• Interfaces de communication de commande de moteur associées aux contrôleurs de moteur FMVED.
• Routage des données des interfaces opérateur externes via le matériel pilote ARCNET intégré.
• Ensembles de traitement de cœurs d’E/S empilés montés sur les cartes mères STCA et UCIA.

Spécifications techniques

Connexions/Interfaces

Instructions d’installation

• Remplacement du DIMM : Lors du remplacement de la carte, le logement DIMM de l’unité de remplacement est livré vide par l’usine. Retirez soigneusement le DIMM existant de l’ancienne carte et insérez-le dans la carte de remplacement en suivant les instructions du manuel d’origine afin d’éviter toute détérioration physique.
• Configuration des cavaliers : Veillez à ne pas toucher aux cavaliers obsolètes JP1 et JP3, réservés aux tests en usine. Réglez le cavalier JP2 configurable pour qu’il corresponde aux spécifications requises de vitesse du bus local 486 avant le démarrage du système.
• Montage dans le châssis : Alignez soigneusement les connecteurs J1 et J3 lors de la fixation de la configuration de carte fille sur la carte mère UCIA et l’ensemble de la carte STCA sous-jacente afin d’éviter toute déformation des broches.