Carte CPU General Electric DS200UCPBG5AFB Mark V IO Engine

Description

La DS200UCPBG5AFB fonctionne comme une carte CPU IO Engine conçue par General Electric pour la série de systèmes de contrôle Mark V. Fonctionnant nativement comme une carte fille montée sur une carte mère UCIA au sein des cœurs I/O, la carte intègre un processeur 486DX et un pilote ARCNET pour gérer les communications externes avec diverses interfaces opérateur. La DS200UCPBG5AFB dispose d’un microprocesseur embarqué, de plusieurs modules PROM, d’une architecture mémoire à accès aléatoire interne, ainsi que d’un bloc spécialisé de 7 interrupteurs. De plus, la configuration matérielle comprend une carte fille unique Power Control Module (PCM) dédiée exclusivement à la gestion des boucles de communication avec les composants du contrôleur moteur FMVED. Pour l’empilement physique et la communication sur bus, la carte s’interface directement avec la carte STCA via des connexions bus et série dédiées.

Caractéristiques

• Équipée d’un microprocesseur 486DX haute performance soutenu par plusieurs modules PROM et une mémoire à accès aléatoire.
• Comprend 1 connecteur DIMM (module mémoire double en ligne) ainsi qu’un bloc d’interrupteurs manuel configurable contenant 7 interrupteurs.
• Utilise un connecteur standard à 34 broches en plus d’un connecteur secondaire pour liaison inter-cartes.
• Dispose de trois cavaliers matériels manuels désignés JP1, JP2 et JP3 pour les tests et l’ajustement du cœur.
• Intègre un cavalier fonctionnel JP2 utilisé pour configurer les paramètres spécifiques de la vitesse du bus local 486.
• Intègre une carte fille PCM (Power Control Module) unique pour faciliter les lignes de communication directes avec les composants du contrôleur moteur FMVED.
• Fonctionne en étroite collaboration avec la carte compagnon AAHA dans l’architecture du cœur de contrôle.
• Conçue avec un revêtement standard normal de circuit imprimé pour protéger les micro-composants critiques.

Applications

• Traitement et exécution des applications du système de contrôle central Mark V.
• Interfaces de communication pour le contrôle moteur liées aux contrôleurs moteurs FMVED.
• Routage des données des interfaces opérateur externes via le matériel pilote ARCNET intégré.
• Assemblages de traitement empilés des cœurs I/O montés sur les cartes mères STCA et UCIA.

Spécifications techniques

Connexions/Interfaces

Consignes d’installation

• Échange de DIMM : Lors du remplacement de la carte, le logement DIMM de l’unité de remplacement est livré vide d’usine. Retirez soigneusement le DIMM existant de l’ancienne carte et insérez-le dans la carte de remplacement en suivant les instructions du manuel d’origine pour éviter toute casse physique.
• Configuration des cavaliers : Veillez à ne pas toucher aux cavaliers vestigiaux JP1 et JP3, réservés uniquement aux tests en usine. Ajustez le cavalier personnalisable JP2 pour correspondre aux spécifications requises de la vitesse du bus local 486 avant le démarrage du système.
• Montage dans le châssis : Alignez soigneusement les connecteurs J1 et J3 lors de la fixation de la configuration de la carte fille sur la carte mère UCIA et l’assemblage sous-jacent de la carte STCA afin d’éviter toute déformation des broches.